找回密码
 注册
关于网站域名变更的通知
查看: 144|回复: 3
打印 上一主题 下一主题

请问一个FPGA复位问题?

[复制链接]
  • TA的每日心情

    1643439839
  • 签到天数: 1 天

    跳转到指定楼层
    1#
    发表于 2022-9-5 16:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    请问各位一个问题,我在使用FPGA时需要对其自身的一些register进行复位,我想请问
    . Y- I8 \$ T& g4 x8 g各位,大家是如何让他复位的呢,我不打算用手动复位,也没实验过,如果可以手动复位是不是就是给一个高低电平就可以了那,如果自己给自己复位可以吗,比如说作一个组和逻辑电路,用CLK做一个延时处理复位呢?请问大家都用的是什么方法呢?
    & E& k# f% d  Q8 b) ]

    该用户从未签到

    2#
    发表于 2022-9-5 17:19 | 只看该作者
    两者均可阿
    3 o- h2 ?" Z4 ^4 f5 H% J; h至少你可以把按键改成上电延时电路,不久延时复位了么
  • TA的每日心情
    开心
    2022-1-29 15:03
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2022-9-5 17:29 | 只看该作者
    外接复位芯片1 ^3 ]& |- ]: ]( [$ B) I1 l( A' f
    外部接个复位芯片

    该用户从未签到

    4#
    发表于 2022-9-5 17:43 | 只看该作者
    简单,做个上电启动的counter,上电后counter启动拉低复位一端时间后,解复位;
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-6 03:26 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表