基于FPGA双线性插值实现的视频图像缩放显示

dragongfly

摘要：对几种常用的图像缩放算法进行了比较，在权衡了算法复杂度、缩放效果和FPGA逻辑资源等３大因素后，选择了双线性插值算法来实现图像缩放。重点介绍了双线性插值算法和该方法的FPGA硬件实现方法，包括图像数据缓冲单元、插值系数生成单元以及插值计算单元等。应用结果表明，双线性插值算法及其硬件实现模块达到了预期的效果。关键词：图像缩放；FPGA；双线性插值

2、算法原理
2.1算法选择
9 ]& p5 ~" p! k# \7 N( F图像缩放算法种类较多，几乎都是通过插值算法实现的，传统的插值算法有：最近邻插值、双线性插值和立方卷积插值等。最简单的插值方法是最近邻插值，与其他两种插值算法相比，最近邻插值具有简单快速的特点，但是对于近邻像素点的灰度值有较大改变，细微结构是粗糙的。双线性插值方法具有低通滤波器性质，使高频信息受损，图像轮廓模糊，但边缘处的过渡比较自然。与最近邻插值相比，它的计算量较大，但缩放后的图像质量高，不会出现像素值不连续的情况，在对图像边缘质量要求不是非常高的情况下，这种方法是完全可以接受的。立方卷积法计算量要比双线性插值大很多，但精度高，能保持较好的图像边缘细节。实际应用中，因为FPGA内的逻辑资源有限，而算法越复杂占用的逻辑资源就越多，对FPGA完成图像的实时缩放有重要影响，所以实际应用中应选择合适的算法，并非精度越高越好。综上所述，本文选用双线性插值算法来实现图像缩放。
" p# L+ _. c/ ^, Y+ ^
+ \/ o3 W7 h) N" r7 X# |  s2.2双线性插值算法
在双线性插值中，新创建的图像的像素值是由原图像位置在它附近的（２×２）个邻近像素的值通过加权平均计算得出的，然后由新图像的某个像素（x，y）映射到原始图像（x'，y'）处，对x′、y′取整得到（u，v）并得到（u＋１，v）、（u，v＋１）和（u＋１，v＋１）的值，利用双线性插值得到像素点（x，y）的值并写回新图像。图１为双线性插值的原理图。
: d7 ^6 L6 t# h! r* c4 b6 M1 V" s7 v

3、算法的FPGA实现FPGA选用Altera公司型号为EP1CQ-240I7的工业级FPGA。整个算法主要由图像数据缓冲模块、系数生成和逻辑控制模块、双线性插值计算模块等３大模块来实现，如图２所示。
& ~  ^6 V( D: s( p8 F
8 D9 O* r; H3 X7 r
" ]& |  d* k) j) |３.１图像数据缓冲
数字视频信号的数据量很大，传输带宽特别高。在用硬件系统对数字视频图像进行实时处理时，需要建立一个图像数据的存储缓冲机制，为插值运算及时准确地提供图像数据。一般情况下，需要采用片外大容量高速存储器存储至少两帧的图像数据，利用“Ping-Pong”轮换机制实现图像数据缓冲。当需要使用一帧内像素点数据时，可以及时从一个存储器中读取；与此同时，连续的图像数据被存至另一个存储器中。但是，这样的帧存储器不仅增加了成本，还要在FPGA内利用逻辑模块设计帧存控制逻辑。为了降低成本，提高系统集成度，本文利用FPGA的内部逻辑资源为每一彩色通道设计了一组由３个双端口RAM（DPRAM）组成的图像数据缓冲阵列，并将这样一个缓冲阵列称为行缓冲器。
) W5 f( ]' T. ?  h- }( H1 [' I, R+ u
３.２插值系数生成
根据双线性插值运算公式及二维图像插值的FPGA实现方法，两个运算系数dx和dy需要准确及时地求出，提供给插值运算单元，并且只有当生成的系数在时序节拍上与图像数据存储、插值计算单元的时序配合一致时，才能有效地完成整幅图像的插值运算。因此，在生成系数的同时，必须能够给出系数在原图像中对应邻近像素点的坐标信息，即在DPRAM中的存储地址，以便图像数据缓冲模块可以同步地取出参与运算的4个图像数据。

7 P- `; |/ S" u& A/ b) v3 b1 P
请下载附件查看

! ]( _" |0 K. {7 O% `

RGB_lamp

% l6 U! b% K7 M/ C2 u
  j, K  {* R* V' C严谨的资料，带来清新的思维、活跃的创新。

Terran

给了我很多启示。