找回密码
 注册
关于网站域名变更的通知
查看: 394|回复: 7
打印 上一主题 下一主题

PMOS管导通问题

[复制链接]
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2022-9-1 11:15 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    如图,PMOS导通时,后面大电容充电,电流大,对PMOS和对输入电源,不好。  C. Z2 w3 d1 _# w
    如果在MOS的GS之间并联电容,让MOS缓慢导通,是在Q777还是Q10的并联电容?并多大的电容?这样的话,会不会增加MOS的开通和关断损耗。6 N9 T: Y& }8 U* h# e7 u6 U

    - m! g; t/ k' {& V
  • TA的每日心情
    开心
    2024-4-29 15:07
  • 签到天数: 466 天

    [LV.9]以坛为家II

    2#
    发表于 2022-9-1 13:09 | 只看该作者
    :hug::hug:
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2022-9-1 13:19 | 只看该作者
    2000uf不算太大,你前面并了电容,导通时一样发热的。还不如不加,因为导通时MOS的内阻才几毫欧。

    该用户从未签到

    4#
    发表于 2022-9-1 13:27 | 只看该作者
    mos管在没有完全导通的情况下,导通电阻值很大,在大电流下要发热的。应该在24V主回路想办法,如串适当限流电阻,在适当时机用继电器短掉,如果主MOS管不怕热,就随意了。

    该用户从未签到

    5#
    发表于 2022-9-1 13:29 | 只看该作者
    电解电容不能放PMOS前端吗?

    该用户从未签到

    6#
    发表于 2022-9-1 13:30 | 只看该作者
    你这个C5大电容放在前面就不会有这个问题了,滤波效果一样的呀。

    该用户从未签到

    7#
    发表于 2022-9-1 16:03 | 只看该作者
    缓启电路本身就在于控制电流的变化率,防止输入感性成分Ldi/dt过大造成电压冲击,C5放前面基本等于丧失电路本意,在mos还未开启的时候电源就开始给C5充电。巨大的di/dt照样会造成电压冲击;而C5作用是当负载电路需要电时,在自己的频率范围内进行供电,移到前面,当负载电路用电的时候又会由于电容不够而造成电压塌陷。) c% i8 E" V9 J6 w
    缓启电路会增大开关损耗,正常缓启时间可控还会在GD间加上电容,增加弥勒平台的宽度。

    该用户从未签到

    8#
    发表于 2022-9-2 08:36 | 只看该作者
    1234567890-=
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-21 05:46 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表