TA的每日心情 | 开心
2022-12-27 15:07 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB设计活动过程 % R! U7 ]5 P3 E6 ^; i0 H# |
CAD/SI开发人员的活动贯穿于整个产品开发过程中，为产品开发提供全流程的信号完整性分析、布局布线设计、测试验证等系统和单板物理设计与实现方面的技术服务。& x8 t' x5 V! H. \/ a& K; {' z
CAD/SI开发人员参与产品的活动过程分为四个阶段：: Z5 ]+ K6 k1 a7 c- ?9 Y# l
CAD/SI系统分析过程；' s) W. b/ a, y1 I4 S5 H9 i
前仿真及布局过程；
0 V" y0 q& c6 {: h布线及仿真验证过程；
3 h6 D0 ]- U) j" q测试验证过程。) }( _) S1 a3 s
4.1.系统分析
4 k4 O0 q8 L& o$ e8 I f8 R硬件工程师在CAD/SI阶段根据总体框架，对系统高速互连进行信号完整性分析，确定系统框架分割的合理性。其内容涉及系统互连设计，单板关键总线的信噪和时序分析，关键元器件的应用分析及选型建议，物理实现关键技术分析等内容。+ w3 p: t7 f& q2 s1 K
4.2.布局) s8 Y1 Q/ O! |/ O z
在综合考虑信号质量、EMC、热设计、DFM、DFT、结构、安规等方面要求的基础上，将器件合理的放置到板面上。
. ~5 f4 b6 b5 d$ s4 y4.3.仿真$ w8 W0 p6 P* h! `
在器件IBIS、SPICE 等模型的支持下，利用EDA工具对PCB的预布局、布线进行信号质量和时序分析，得出一定的物理电气规则参数，并运用于布局布线中，从而在单板的物理实现之前解决PCB设计中存在的时序问题和信号完整性问题。仿真通常分为前仿真分析和后仿真验证两部分。
( K2 K: v' n4 @0 B3 S7 h4.4.布线
* d) g% b" m; D7 Z在遵循信号质量、DFM、EMC等规则要求下，实现器件管脚间的物理连接设计。: @, ?9 n- d) Y+ ]& W4 ?
4.5.测试验证
' E! G3 m& \& ?+ m- `5 B硬件工程师在CAD/SI阶段从PCB物理实现的角度参与硬件测试中的信号完整性测试部分，进行信号质量和时序测试，并对出现的信号质量问题进行处理。测试验证主要涉及信号质量测试、信号时序测试和容限测试等三个方面工作。
+ c% Q8 K: P5 K! d9 e% {4 h/ H$ n# ]* J7 M
5. 系统分析8 j3 O: _. r6 r( l( B4 W# |6 e
5.1.系统框架划分: M) u1 g( T. x% v# e- _& G* z/ q& \
在硬件系统方案中，根据系统的功能模块对系统框架进行了划分。这里，我们从CAD/SI的实现角度，对其框架划分方案进行验证。若验证后发现有不合理的地方，应给出解决方法，提出合理的框架划分方案。. O' x4 X+ ]! x/ p$ h3 x9 x
对于大部分已经有继承性的产品来说，其系统各功能模块的划分已经过相关产品的验证，这时可省略这部分的分析内容。这里单独提出这一部分的分析要求，主要针对部分新产品，尤其是预研产品，由于新技术或新方案中选用的套片或部分芯片使用了较新的接口、电平类型或封装，须结合有关技术资料，从CAD设计实现和SI仿真方面进行分析。( I( m7 D8 w- L4 N+ F4 r- g
分析时首先要对当前硬件总体划分的模块中涉及的总线及电平特点，该总线的驱动负载能力，多负载情况下的信号完整性问题等进行分析阐述，论证系统框架划分是否合理，若不合理，给出推荐的划分方案和分析数据。其次，若系统中有器件密度及可能布线密度较大的单板，需要分析其信号完整性问题和PCB实现难度等，通过分析论证这种划分的合理性。
& n$ I) W. o8 b; \, M# y: `5.2.系统互连设计1 F7 X7 P/ t2 B" Y' ~
系统互连有框间互连、板间互连、模块间互连三种形式，可根据具体情况进行分析。分析要点如下：( I' p$ K9 t; s3 _6 Z' V; Z! h
-分析系统互连的电平的特点，使用中的匹配方式，若同一种接口电平不同厂家不同器件的性能差别明显，应给出优选方案；2 Y6 `6 v; z5 p0 v7 s( O
-若互连采用的是同步或准同步总线需要进行静态时序分析；
& s4 R4 L. ^0 f9 Y! R* B-对多负载网络需要根据不同的拓扑结构给出仿真波形；
2 ^' p" d Q1 R$ W3 [# r5 F0 I-点到点结构的网络可酌情给出不同匹配情况的仿真波形；
' |, i# R; B4 D0 D0 b& K-对信号排布较密或对串扰敏感的电平需要给出信号在连接器上不同排布情况下的串扰仿真分析；
+ d Q. d3 ^( N0 L$ q7 u0 I-根据仿真波形给出噪声裕量分析。
- ?5 q5 R1 ]5 A9 P; @7 o9 @
3 ?" P0 y& i6 j( z1 W! {0 X完善的PCB设计规范，每个产品开发人员的必备武器，其中包括：PCB设计活动过程，系统分析，前仿真及布局过程，布线及后仿真验证过程，投板前需处理事项，测试验证过程等。* z# N+ W5 {/ V1 t6 |
非常详细，一定对大家有用！
" E) z6 ]( Q' a, a% j |
4 N! u# ^; l- s2 }# q
G1 D" P d% y0 ?; F1 f' G3 d* P
5 \: h( k, x" G |
|
/1 
发表于 2022-8-29 13:15
收藏
淘帖
支持！
反对！
