FPGA设计技巧与案例：高速相机嵌入式视觉处理系统设计

dragongfly

18.1视觉处理系统概述
近年来，基于视觉的众多关键词成为学术检索的热门，如目标跟踪、生物特征识别、视觉测量、三维重构、全景导航、虚拟现实、医学图像处理等。然而随着CCD、CMOS等视觉传感器技术的进步，像素分辨率越来越高，手机中的微型相机分辨率也达到了千万像素的级别。这导致基于计算机这类通用结构平台上的实时视觉系统在处理速度上捉襟见肘。而在嵌入式系统中，基于FPGA、DSP等处理芯片的处理能力越来越强。尤其是在FPGA中，利用其可并行处理的优势，一些像素级算法完全可以在FPGA中实时完成，如视频编码、图像滤波、边缘提取等。同时，在资源允许的情况下，FPGA可在一片芯片中复制多路这样的算法结构。可以说，FPGA在提高视觉处理系统实时性方面有着极大的优势。

5 q+ W5 d; X! l# g( i18.2 嵌入式视觉处理系统结构设计
: s. h5 a% @2 |. A系统构成与连接方式:  FPGA+DSP
# t! o8 {; A1 `4 q/ Y接口板：接口功能和逻辑
! v2 f$ u- I4 f. ^7 j* F* W4 C预处理板：并行算法设计
' g% R2 b; L3 _7 R" \* Y2 O5 ]( jDSP板：浮点运算和系统调度


  G+ [+ l! o9 ~系统结构
1 R& N% x% N1 q# v+ v+ m

# J+ r. j$ p- A- w9 v18.3芯片选型
1.FPGA
/ f2 x+ a, y/ l& Y设计中，对逻辑资源、存储资源、DSP块数量、速度等级等比较敏感。特别是预处理板中对两路图像序列的实时处理对存储资源的消耗较大。设计中使用了多片SRAM存储器，占用了较多的引脚数量。采用Altera公司的Cyclone III系列的FPGA，型号为EP3C120F780C7。
! R8 D& r1 x! W2.DSP
% y* `, K# c& g! j& Q: @DSP采用TI公司的TMS320C6416T。工作主频1GHz，定点处理能力最高到8 000MIPS，且有片上16KB L1 Program Cache，16KB L1 Data Cache，8Mbit的高速RAM。
3.存储器
) S' U# T7 h$ p: Q6 Q异步SRAM作为存储。所选用的SRAM为ISSI公司的型号是IS64WV102416BLL。

1 v, E1 k+ I2 y- S* P18.4基于Camera Link工业相机接口的硬件设计
相机选型——常见的工业相机接口
太网接口：通常具有较高的发热量，在高速相机中对帧频也有一定的制约，其优势是传输距离长，兼容网络设备、无须采集卡等。
USB接口：同样无须采集卡，但其传输速度相对较慢，对传输距离也有一定要求。近两年来，基于USB3.0标准的相机接口出现后，传输速度大大提升，理论速度可达625MB/s。
. U8 q2 P( B$ q5 p5 d* ~) g; kCamera Link接口：具有传输速度快的优势，在高速相机中应用较多，理论速度可达680MB/s。但其与计算机连接需专门的图像采集卡，成本较高。

相机选型—— CameraLink 接口协议


Camera Link接口电路注意要点
（1）根据所用相机的接口，采用一端为mini Camera Link接口，另一端为标准Camera Link接口的Camera Link专用线连接。需要注意的是，在连接线上，mini Camera Link接口的引脚顺序和标准Camera Link接口的引脚顺序左右和上下对调的，建议设计时使用万用表实测。
9 Q4 B) ^! s4 [4 F  D- N（2）相机与电路板的连接需采用标准的Camera Link专用线
（3）设计数据接收芯片DS90CR288A的电路时，要保证PLL_VCC的旁路电容的容量和位置
（4）数据接收芯片DS90CR288A的时钟输出端需接到FPGA的专用时钟引脚上。由于该时钟频率较高，所以需合理布局FPGA与DS90CR288A的距离，使该时钟信号走线较短。同时，该走线应设计在电路板的最佳布线层。
$ w8 Z* T0 r* o; e$ O4 g
18.5 基于Camera Link接口的FPGA程序设计要点
对于输入时钟的处理：2相机时钟+VGA生成时钟
3 }$ p$ T4 \9 i9 W相机控制与调试
先在计算机上对相机设置命令和设置顺序进行验证
使用命令调出测试图像进行图像质量验证
板间数据和时钟的传输
7 [9 B9 i/ G7 O将频率降低为42.5MHz后，再在板间传输
在PLL的工作模式选择为源同步补偿模式

RGB_lamp

不错啊受教了

Terran

谢谢分享，很好很棒