|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
摘要:目前对便携式VI曲线航空设备电路板测试装置的研究较少,不能满足外场环境下的应急测试需求;针对这一问题,提出了一种放置于手提式机箱中的便携式VI曲线电路板测试装置的设计方案,以FPGA为主控器件设计测试板件,以给定程序可调的激励信号、采集在各种激励信号下的电流信号、并把电压电流数据通过USB接口传送给上位机,上位机采用迷你工控机进行设计,在接收到电压电流数据后,进行数据处理并在显示屏上实时绘制相应的以电压电流为横纵坐标的图像信息;试验结果表明,针对不同类型的阻抗元件,装置可以绘制出相应类型的VI曲线,从而识别出元器件的不同状态;装置小巧轻便,操作简单,可以运用于外场机载电路板件的测试诊断。
3 @. L0 m, x( E8 y随着晶体管和集成电路技术的不断发展,航空电子设备的电路板集成度越来越高,因此对其进行状态监测和故障诊断的难度也越来越大,特别是在缺乏电路原理图以及相关资料的情况下,要完成其健康状态监测与故障诊断更是难上加难,给航空维修单位带来了很大的压力。
3 y4 s- r. [- U: p. DVI(voltage一intensity)曲线测试是一种不加电的故障诊断技术,在线路节点之间注入一定幅度和频率的周期信号,在显示坐标上形成一条电流随电压变化的关系曲线,即VI曲线。VI曲线的形状由被测节点之间的特性阻抗所决定,通过比较好、坏电路板(器件)上相同节点之间的VI曲线,可发现特性阻抗发生改变的节点,其通常为器件故障所引发。对选定的电路节点,激励条件确定时,其响应是唯一确定的;响应如有变异,意味着电路节点特性的变异,这必然是电路元器件损伤或电路结构变化(短路或断路)所致,通过这种测试理念与方法可以帮助维修人员快速找出已经损伤或即将损伤的元器件。6 {4 R/ a. T: k! p( H3 Y0 J5 f% o; E
目前对VI曲线测试的研究主要还是集中在基于现有设备的测试应用上,包括通过对 VI测试海量数据的转换与压缩来完成对电路板的自动状态监测与故障诊断口1、对复杂机载电路板件进行测试与故障定位、针对大型货架 VI 设备进行软件开发实现测试功能等。但是以上这些方法主要应用于内场大设备进行电路板故障诊断的情况,针对外场应用的便携式的 VI曲线测试仪虽然也有少量研究,但是其激励源频率和幅度要预先设置好,还有比较大的技术提升空间,尚不能满足外场环境测试的需要。
4 }! F3 W: z6 u( E/ d! BFPGA(field programmable gate array)以其集成度高、开发灵活等特点,满足航空电子装备电路板高度集成、结构标准化、功能软件化的发展要求17,在航空领域的便携式设备研制方面得到了广泛的应用。如某型导弹的快速测试、高速数据采集系统的设计与实现、以及多通道航空总线检测等。本文提出的便携式 VI曲线电路板测试装置也是基于FPGA设计开发的。3 s# S5 V9 t% C3 d9 x
# D+ ^' c8 M* w/ s3 Y
1 系统结构及原理
- g5 G6 ?; ~- f& _$ G1.1 测试原理& L# W7 Q8 Q6 q: L8 h" c
由于电信号的采集工作中往往针对电压信号进行,为了得到电流信号,可以采用图1中的方法,在输出端口和输入端口之间设置内阻 R,这样在测试器件时会有电流流过,此时输出端口和输入端口之间会因为存在内阻而产生压降,通过计算输出与输入之间的压差,再除以内阻的方法,就可以得到电流信号的值。
" q6 _3 Y. E# x) i* T) a% j M
$ B4 s' S6 D$ j/ L
, l! g) @9 F6 J. e5 u0 B1.2 系统结构( F7 J: O( S! z# c6 @, F
根据图1所示的测试原理,设计了 VI曲线测试模块的总体框架,包括上下位机两部分。其中下位机负责正弦激励信号的产生及滤波输出、输出与输入端口间内阻的配置、信号的回采及处理、与上位机的USB通讯传输等,为完成以上功能要求,设置了FPGA 核心控制器及其最小系统、DA电路、输出处理电路、内阻配置电路、输入处理电路、AD电路、JTAG/CONFIG 电路、USB通讯电路等,其中DA电路及输出处理电路、AD电路及输入处理电路均设置为2路,为便于2路信号同时测量进行对照;上位机的开发主要集中在用户软件上,该软件用于人机交互和 VI曲线的图形化显示等,主要的功能包括通过 USB 接口接收测试模块上传的数据、进行电压电流数据的解算、通过绘制点图显示电压电流之间的函数关系等,目前上位机软件采用 Py-thon 语言编程。* g) Y+ D; N% }2 I7 @8 M
VI曲线测试模块总体框架如图2 所示。
' [- C( t& t6 c" o. ?
% Q0 [- b% I, V6 G6 W) Y6 Z' w4 V$ z' [9 L8 E
2 系统硬件设计
& H* [$ l. M, h0 M5 I2.1 FPGA控制核心及其最小系统# B9 \( }) G/ e% ], y% \
本项目中无论是 AD、DA 芯片的转换速率,还是数据传输速率均达到了比较高的程度,需要保证微控制器的运行速率;另外因为所含模块较多,对控制器的 IO资源也提出了比较大的要求。在各种微控制器中,FPGA 以其并行结构的特点占有很大的速度优势,同时拥有大量的可配置外设接口,因此经过反复调研论证,选择 FPGA作为微控制器最终选型方案。在本项目中选用Cyclone Ⅲ系列的EP3C5E144C,该芯片在之前的项目中已有比较广泛的应用,技术成熟,性价比高。FPGA微控制器最小系统用于控制产生正弦激励信号、采集测量信号、控制与上位机通信等,包括FPGA 控制核心的时钟电路、复位电路、电源电路、配置芯片电路等。
% L0 i* j) o0 `" H" R3 ?
* W4 x. X$ R* S# I& p2.2 DA电路3 j# H; D4 Q, q# ?5 r5 w
DA电路用于将 FPGA控制核心产生的激励信号由数字型转换为模拟型,并向测量段发送,产生所需的电压扫描信号。; N2 d. c2 Z. n6 e2 @& I
由于要产生可调频率的正弦波,因此本项目对 DA 转换速率要求较高,普通 DA芯片无法胜任本项目需求。经过调研和试验验证,选用 AD9764 芯片作为 DA 电路的转换芯片,该芯片为14路并行 DA转换器,转换速率可达到 125 MSPS,模拟信号输出峰峰值范围为600 mV~6 V,完全可以满足项目要求。
6 o/ ?! B$ B! U- i G4 |$ q1 P8 i( ]+ P8 E
2.3 输出处理电路% c7 C9 a! R; b1 E
由于AD模块产生的信号为差分信号,因此需要设计输出处理电路用于将差分信号调理为单端信号,另外还设计了7阶椭圆无源 LC滤波器和后级信号放大器,用来扩大正弦波输出带宽和信号强度。
6 J1 v% ~( Z" @9 v1 z
- N4 [1 }. }% Q- h6 k0 b9 X2.4 配置内阻! C/ K$ Q: Q6 V% S/ o
配置内阻两端的压降是求出测试点电流信号的重要依据,因为被测元件的阻抗不确定,因此需要根据被测元件的阻抗自适应配置内阻,本项目采用的方式为采用多种阻值并联的形式,每种阻值串联跳线帽,通过跳线确定参与并联的电阻,可灵活改动内阻的大小。2 W" ^7 m7 S1 }, |" Q/ b+ H
# x! A* z( J% ^) ^2 C* Z
2.5 输入处理电路
) f6 z$ [1 M A s7 T. s4 u Q输入处理电路包括使用衰减和偏移电路对输入信号进行调理,将差分信号转换为适合 AD芯片处理的较小单端信号形式。6 X% Y2 U5 A8 o
- f5 K( q; \3 e( y3 C& k/ B$ A/ \2.6 AD电路
( G! }. z, o! A8 V# {$ \AD电路用于将测量到的电压信号由模拟型转换为数字型,并向 FPGA 微控制器发送。同 DA电路,本项目要求AD采样速率较高,经过调研和试验验证,选用 AD9226 芯片搭建 AD电路进行信号采集和转换,AD9226芯片为12 位高速 AD转换器,采用多级差分流水线架构,最大采样速率达到65 MSPS,可满足本项目需求。& ?$ B7 Q% g/ k+ l. R
' z1 Q7 n3 f) H6 d2.7 JTAG/CONFIG电路# A% F: }- Y# v. L
包括用于对下位机 FPGA进行开发调试的JTAG 电路和最终下位机程序的下载固化的CONFIG电路,其配置芯片选用EPCS16串行存储器。
$ z0 T' ?, f& `! g5 P: t2 _6 ]: B w
2.8 USB通信电路
( Q( n8 I: [9 q+ r4 S' L# I4 zUSB通信电路用于将 VI数据传输至上位机以供进一步处理,选择FT245 芯片作为 USB传输协议芯片。该芯片最快传输速率1 MB/s,可将8位并行数据与 USB 信号进行相互转换,实际是将串口数据按照USB的格式进行发送,免驱动安装,对 Windows7、Ubuntul6.04 等各类操作系统的支持度高,开发操作简便。6 F8 _9 g, ]& a& d& l7 V
% e/ A) J9 p' v1 i8 K
|
|