关于fpga/cpld的不可综合语句

choose521

1.不可综合语句既然不能对应生成电路，貌似是用来仿真的（可以这么说吧？），那么我们在程序中写它不就是没什么实际意义了么？反正不生成电路，写了反倒显得的程序复杂了，搞不清那些可综合那些不可以（我知道这么想不对，但是就是不明白）
2.我想设计一个简单的计数器，那么计数器重置时初值该如何赋给？
always @ (posedge clk)
begin
if(reset==0)
dout=12'b1;
else
dout=dout+1;
+ L& C7 @( ^  w2 m! U1 Bend
这样写合适么？ 在程序中直接给一个值？这样可综合么？（初始值是确定的，不会变，我想不用设置成input吧）
% w  W. {$ I3 |7 L; S

oewqe

第一，注释也是非常重要的，良好的代码中至少要有三分之一是注释。
  F. R( q( q! w) Z$ Q第二，随着FPGA的快速发展，目前最大规模已经达到200万个查找表。仿真也是一个非常大的工程，不可综合的断言、延时、宏等语句在仿真之中可以起到非常大的调试作用。当您的代码在数万行之上，您会发现其强大的作用。这些不可综合的语句在很大的程度上是给您调试和测试工程师增加的方便。

mqerew

=和<=要规范，复位值可以的reset后跟的就是了。
1 N0 r2 S3 `4 J

ESCAPE

1. 你平时所使用的Verilog语言，最多只是RTL级的代码。因此，你只能用到综合代码，最多仿真时所使用的语句（不可综合）。除了这些，Verilog语言还有很强大的CMOS级代码编写。其实，你平时编码用到的可综合性语句都是很少的，找本书来看看吧。
2. 计数器重置，一般需要有上电复位和逻辑复位/置位。你代码中所写的，是一种同步复位逻辑（注意看下DFF电路）。可以完成综合。
& Q7 D5 ^/ Q1 T/ R5 v& F* W顺便说下，设计还是要先有硬件思想，再有HDL语言。
2 M1 w, O  r+ U: t7 u1 O

西湖水

第二个问题，这样写是可以的。这就是复位的时候赋初值