本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA IOB内的FF?
返回列表 发新帖
查看: 115|回复: 2
打印 上一主题 下一主题

FPGA IOB内的FF?

[复制链接]
nocturne
  • TA的每日心情
    奋斗
    2022-1-21 15:15

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2022-8-17 10:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    想问一下，为什么在ISE Map属性选项里选中“pack I/O register/latches into IOBs” ，就能提升设计的性能？是如何办到的？想了好久不明白，望解答  K! l1 x# g0 S5 s2 \6 |: H

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    elephant_
  • TA的每日心情
    开心
    2022-1-29 15:07

    • 签到天数: 2 天

    [LV.1]初来乍到
    2#
    发表于 2022-8-17 11:25 | 只看该作者
    这个是因为很多时候用上端口的FF能够减少进入FPGA后，减少延时。
    " i& }6 U2 b7 e# P6 S也不是每次必用都能改变性能的。

    点评

    nocturne
    明白一点了  详情 回复 发表于 2022-8-17 13:14

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    nocturne
  • TA的每日心情
    奋斗
    2022-1-21 15:15

    • 签到天数: 1 天

    [LV.1]初来乍到
    3#
     楼主| 发表于 2022-8-17 13:14 | 只看该作者
    elephant_ 发表于 2022-8-17 11:25. F/ t5 P2 A# H  B1 F6 V8 R
    这个是因为很多时候用上端口的FF能够减少进入FPGA后，减少延时。
    ( g( q" N/ ]2 T& K也不是每次必用都能改变性能的。
    * R5 e+ I% E3 c- f4 X
    明白一点了
    5 x$ x& V- o( [, u' k1 N0 n: p

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-22 03:25 , Processed in 0.109375 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表