怎么改善1PPS上升沿

unfaithful2021 · 发表于 2022-8-15 13:46

您需要登录才可以下载或查看，没有帐号？注册

x

FPGA输出的脉宽10ms的脉冲信号经过驱动芯片输出，输出信号上升沿怎么改善，保证上升时间＜1ns，输出电平5V。

whatever_ · 发表于 2022-8-15 14:44

这个要看后面什么负载了，比如容性负载，可以加上拉电阻试一下
负载多的话先通过一个专门的驱动会改善上升下降时间

unfaithful2021 · 发表于 2022-8-15 14:48

whatever_ 发表于 2022-8-15 14:44
/ `2 Y3 C& f" B8 d0 c这个要看后面什么负载了，比如容性负载，可以加上拉电阻试一下. I5 A/ J8 f/ ^: U
负载多的话先通过一个专门的驱动会改善上升 ...

输出要求是COMS电平，阻抗50欧。加了驱动芯片上升时间＞1ns了，找了几种片子，上升时间都在1ns以上，芯片里没有找到有关上升时间的指标，想着是不是要通过外围调节。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1