CPLD中Verilog写的代码执行代码没有任何反应？

choose521

以下为我写的在cpld中运行的代码：其中Eint信号4个输入引脚直接与另一个ARM芯片引脚相连接，由ARM发相应控制信号。

# t5 Z2 F, m! J7 L. t* l4 R7 R. X执行结果：当我信号变为Eint=4'b0001，输出的Led灯没有任何变化。请问是什么原因？？谢谢
0 i: Z6 ]2 D6 k5 B% n  H5 h/ Pmodule LED(Clk,Led,Eint);

input Clk;
input [3:0] Eint;
4 f8 T3 t& W1 n, v5 Q: Zoutput Led;
2 v8 v! ]# P; _. ?
& F1 f2 D/ A$ \  V# Ireg Led=1'b0;

parameter idle=3'b001, start=3'b010, stop=3'b100;
( n* Y, ^: B, ~: Q: ]
1 X" C$ y$ g% B! \reg [2:0] State=idle;
1 F  m3 D& z) G8 i7 d. L, H
always @(posedge Clk)
& m7 r* ^/ F6 |% a- t9 Ebegin
1 T, }9 i* D. l* C/ mcase(State)
idle:
6 M0 l1 u6 \  C9 }: M0 Cbegin
if(Eint==4'b0001)
begin
State=start;
6 n9 k# G- B! g* Q) _Led=1'b1; //调试点
end
! p" K, x0 I2 f1 O( S% \  lelse
; d3 k0 B4 E; e( ]6 jbegin
$ w+ C( H! \! t3 r5 g  h9 ^  UState=idle;
end
4 Q# I5 ^+ U8 _7 [- l' fend
* T. F9 l9 ]* [+ mstart:
" ]. {: q. Q, `begin
7 X) t& \. y. o, B- Z3 ^8 E- n1 Dif(Eint==4'b0000)
begin
! x7 e9 h9 k$ g* `/ g9 a, ?1 [State=stop;
6 _5 x3 _. {. E9 }Led=1'b0; //调试点
! i7 X4 Y- b% e$ c7 fend
else
9 e8 @" z' p1 s0 Qbegin
State=start;
% T, H& y9 W" Z//Led<=1'b1; //调试点
end
end
! {/ A) c) S& {. ~stop:
5 P& L- e+ F+ q8 H) m% mbegin
5 p' J2 l8 Q7 V3 e' R* i$ s1 u! Gif(Eint==4'b1111)
begin
0 g& u; X: _" ~2 Q7 YState=idle;
! Y& ^9 ^+ H1 K% BLed=1'b1;
end
: a( i3 k, q: i4 t& {else
State=stop;
end
/*
default:
' \) g% G# o; Pbegin
6 D) F+ K2 m1 S/ @" w# D) Z5 BState=idle;
end
9 N5 w9 i0 A6 y) k*/
4 c2 q1 U6 i- Q# Aendcase
end
: i: e' v8 i  d# s7 e5 X0 t* N
; N2 t- x0 P) u' Qendmodule

rergr

代码没问题，最好把default加上，要检查下Eint给的对不对；在idle状态led默认是亮的，看看led能不能亮
5 y8 T+ _; K  h+ L7 ]

mqerew

时序逻辑最好用非阻塞赋值

代码风和状态机风格最好也能改一下

4 R8 ?' d2 M7 T# K* I
功能应该没有什么问题
% u! ~# p7 X- {, W; D
和ARM互联要看一下接口电平是不是匹配，建议检查下CPLD是否正常工作，再检查下硬件电路和CPLD管脚分配。

ESCAPE

楼上说的很不错的