Verilog HDL程序设计实例详解

dragongfly · 发表于 2022-6-1 09:18

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

目录
第1章 Verilog HDL基础知识……………………………………………………1
1.1 Verilog HDL的基础语言知识……………………………………………1
1.1.1 综述……………………………………………………………………………………………………………………1
1.1.2 Verilog HDL 语法特性 ……………………………………………………………………………………2
1.1.3 Verilog HDL数据类型 ……………………………………………………………………4
1.1.4 Verilog HDL运算符……………………………………………………………………5
1.1.5 VerilogHDL程序结构 ……………………………………………………………6
1.2 ModelSIM SE使用简介…………………………………………………………………………………8
第2章加法器/计数器实例…………………………………………………………10
2.1 1bit半加法器 adder 设计实例…………………………………………………………………………10
2.1.1 1bit半加法器 adder设计…………………………………………………………10
2.1.2 adder Testbench 设计……………………………………………………………………………11
2.1.3 adder Testbench执行结果及仿真波形……………………………………………………12
2.2 1bit全加法器 full add设计实例……………………………………………………………………………13
2.2.1 1bit全加法器 full add设计…………………………………………………13
2.2.2 full addTestbench设计………………………………………………………………………………15
2.2.3 full add Testbench执行结果及仿真波形…………………………16
2.3 同步4bit全加法器 adder4 设计实例……………………………………………………………17
2.3.1 同步4bit全加法器 adder4设计………………………………………………………………17
2.3.2 adder4 Testbench设计…………………………………………………………………………18
2.3.3 adder4 Testbench执行结果及仿真波形……………………………………………20
2.4 4bit计数器count4设计实例…………………………………………………………………………22
2.4.1 4bit计数器count4 设计……………………………………………………………………22
2.4.2 count4 Testbench设计………………………………………………………………………22
2.4.3 count4 Testbench执行结果及仿真波形……………………………………………23
2.5 8bit BCD码计数器count60设计实例…………………………………………………24
2.5.1 8bit BCD码计数器count60 设计…………………………………………………………24
2.5.2 count60 Testbench 设计…………………………………………………………………………27
2.5.3 count60 Testbench执行结果及仿真波形………………………………………………………27
第3章乘法器/除法器实例…………………………………………………………………………………29
3.1 加法树乘法器 add tree mult设计实例……………………………………………29
3.1.1 加法树乘法器 add tree mult设计……………………………………………………29
3.1.2 add tree mult Testbench 设计………………………………………………………………32
3.1.3 add tree mult Testbench执行结果及仿真波形………………………………………33
3.2 查找表乘法器lookup mult 设计实例………………………………………34
3.2.1 查找表乘法器lookup mult设计………………………………………………34
3.2.2 lookup mult Testbench 设计……………………………………………………………37
3.2.3 lookup_mult Testbench执行结果及仿真波形………………………………37
3.3 布尔乘法器 booth mult 设计实例……………………………………………………39
3.3.1 布尔乘法器 booth mult设计………………………………………………………………………39
3.3.2 booth mult Testbench设计…………………………………………………………………42
3.3.3 booth mult Testbench执行结果及仿真波形………………………………………………………44
3.4 移位除法器shift divider 设计实例……………………………………………………………………46
3.4.1 移位除法器shif divider设计……………………………………………………………………46
3.4.2 shift divider Testbench设计…………………………………………………………………52
3.4.3 shift divider Testbench执行结果及仿真波形………………………………………55
第4章编码器/译码器实例………………………………………………………………57
4.1 二进制编码器bin enc 设计实例………………………………………………………………………57
4.1.1 二进制编码器bin enc 设计……………………………………………………………57
4.1.2 bin enc Testbench设计………………………………………………………………………59
4.1.3 bin enc Testbench执行结果及仿真波形……………………………………………60
4.2 曼彻斯特编译码器manch ed设计实例…………………………………………………………60
4.2.1 曼彻斯特编码器manch en设计………………………………………………60
4.2.2 manch en Testbench设计…………………………………………………………………63
4.2.3 manch en Testbench 执行结果及仿真波形………………………………………64
4.2.4 曼彻斯特译码器 manch de 设计……………………………………………………………65
4.2.5 manch de Testbench设计………………………………………………………………………67
4.2.6 manch de Testbench执行结果及仿真波形………………………………………………68
4.2.7 曼彻斯特编译码器manch ed设计…………………………………………………………69
4.3 密勒译码器 miller de 设计实例………………………………………………………………………70
4.3.1 密勒译码器 miller de总体设计………………………………………………………………70
4.3.2 检测模块 signal detect设计………………………………………………………………71
4.3.3 signal detect Testbench 设计………………………………………………………………73
4.3.4 signal detect Testbench执行结果及仿真波形…………………………………………75
4.3.5 译码模块 decode 设计……………………………………………………………………………76
4.3.6 decode Testbench 设计……………………………………………………………………………79
4.3.7 decode Testbench执行结果及仿真波形 ………………………………………80
4.3.8 密勒译码器 miller de 顶层设计………………………………………………………81
第5章状态机实例…………………………………………………………………………………83
5.1 状态机介绍……………………………………………………………………………………………………………………83
5.2 16位乘法器状态机实现…………………………………………………………………………………………………84
5.2.1 16位乘法器 multl16设计…………………………………………………………………………84
5.2.2 mult16Testbench设计………………………………………………………………………………………86
5.3 交通控制灯控制设计………………………………………………………………………………………87
5.3.1 交通控制灯 traffic总体构架………………………………………………………………87
5.3.2 traffic状态机设计…………………………………………………………………88
5.3.3 traffic Testbench 设计………………………………………………………………………91
5.3.4 traffic Testbench执行结果及仿真波形……………………………………………93
5.4 PCI总线目标接口状态机设计……………………………………………………………………………………93
5.4.1 PCI总线介绍…………………………………………………………………………………………93
5.4.2 PCI 总线目标接口总体构架…………………………………………………………………………94
5.4.3 PCI 总线目标接口 State Machine 设计…………………………95
5.4.4 PCI Target Testbench 设计…………………………………………………………………106
5.4.5 PCI Target Testbench执行结果及仿真波形……………………………108
第6章 SPI Master Controller实例………………………………………………………………111
6.1 SPI协议介绍………………………………………………………………………………………………………111
6.2 SPI Master Controller 设计……………………………………………………………………………113
6.2.1 SPI Master Controller总体构架…………………………………………………………………113
6.2.2 时钟产生模块spi clgen设计………………………………………………………………113
6.2.3 串行接口模块 spi shif设计…………………………115
6.2.4 spi top 顶层模块设计…………………………………………………………………121
6.3 SPI Master Controller Testbench 设计………………………………………………………126
6.3.1 spi top Testbench总体构架 ………………………………………………………………………………126
6.3.2 模拟Wishbone master 模块设计………………………………………………………………126
6.3.3 模拟 SPIslave 模块设计……………………………………………………128
6.3.4 spi top Testbench 顶层模块设计………………………………………………………129
6.3.5 spi top Testbench执行结果及仿真波形 …………………………………129
第7章 I2C Master Controller实例…………………………………………………………………………132
7.1 I2C 总线介绍…………………………………………………………………………………………………132
7.2 I2C Master Controller设计…………………………………………………………………………………135
7.2.1 I2C Master Controller总体构架.……………………………………………………………135
7.2.2 bit传输模块i2c master bit ctrl设计……………………………………………………136
7.2.3 byte传输模块i2c master byte ctrl设计……………………………………………142
7.2.4 i2c master top 模块设计………………………………………………………………146
7.3 I2C Master Controller Testbench设计………………………………………………………………………150
7.3.1 i2c master top Testbench总体构架 ……………………………………………………………150
7.3.2 Wishbone master 模块设计…………………………………………………………………………150
7.3.3 i2c slave model模块设计………………………………………………………………151
7.3.4 i2c master top Testbench 顶层模块设计 ………………………………………………155
7.3.5 i2c master top Testbench执行结果及仿真波形……………………………………160
第8章 CAN Protocol Controller 实例……………………………………………………………162
8.1 CAN Protocol Controller 总体构架…………………………………………………………………162
8.2 CANProtocol Controller模块设计……………………………………………………………………165
8.2.1 CANProtocol Controller总体构架…………………………………………………………165
8.2.2 位时序操作模块 can btl设计………………………………………………………………166
8.2.3 bit stream处理模块 can bsp设计…………………………………………………………171
8.3 CAN Protocol Controller Testbench 设计………………………………………………………… 181
8.3.1 can top Testbench总体构架……………………………………………………181
8.3.2 Test task设计……………………………………………………………………………………181
8.3.3 can top Testbench 顶层模块设计 ………………………………………………………185
8.3.4 can top Testbench 执行结果及仿真波形……………………………………187
第9章 memory 模块实例………………………………………………………………………190
9.1 异步FIFO设计实例……………………………………………………………………………………………190
9.1.1 异步FIFO简介………………………………………………………………………………………190
9.1.2 异步FIFO设计……………………………………………………………………………………192
9.1.3 异步FIFO Testbench设计……………………………………………………………………194
9.2 DDRSDRAM Controller 设计实例…………………………………………………200
9.2.1 SDRAM 简介…………………………………………………………………………200
9.2.2 DDRSDRAMController设计……………………………………………………201
9.2.3 DDR SDRAM Controller Testbench 设计………………………………………………212
第10章 JPEG 图像压缩模块实例…………………………………………………………………………218
10.1 JPEG图像压缩模块简介…………………………………………………………………………………218
10.2 色度空间转换 CSC设计实例……………………………………………………………219
10.2.1 色度空间简介………………………………………………………………………219
10.2.2 色度空间转换CSC设计…………………………………………………………220
10.2.3 色度空间转换CSC Testbench设计…………………………………………223
10.3 离散余弦变换DCT设计实例…………………………………………………………226
10.3.1 离散余弦变换简介……………………………………………………………………………226
10.3.2 离散余弦变换DCT设计……………………………………………………………………227
10.3.3 离散余弦变换DCTTestbench设计……………………………………………………235
10.4 量化取整QNR设计实例………………………………………………………………………238
10.4.1 量化取整简介…………………………………………………………………………………238
10.4.2 量化取整QNR设计…………………………………………………………………239
10.4.3 量化取整QNRTestbench设计……………………………………244
10.5 哈夫曼编码huffman enc设计实例…………………………………………………………………248
10.5.1 哈夫曼编码简介…………………………………………………………………………………248
10.5.2 哈夫曼编码 huffman enc设计 ……………………………248
10.5.3 哈夫曼编码 huffiman enc Testbench设计………………………………252
第 11章 DES/AES加密模块实例…………………………………………………………………………258
11.1 DES加密模块设计………………………………………………………………………………258
11.1.1 DES加密算法介绍……………………………………………………………………258
11.1.2 DES加密模块设计………………………………………………………………………………260
11.1.3 DES加密模块Testbench 设计……………………………………………………………276
11.2 AES加密模块设计……………………………………………………………………………279
11.2.1 AES加密算法介绍………………………………………………………………………279
11.2.2 AES加密模块设计…………………………………………………………………280
11.2.3 AES加密模块 Testbench设计………………………………………………………295
第 12章 ATA 主机控制器实例…………………………………………………………………………………300
12.1 ATA协议介绍………………………………………………………………………………………300
12.1.1 ATA协议………………………………………………………………………………………………300
12.1.2 ATA数据传输方式…………………………………………………………………………300
12.1.3 ATA命令传输…………………………………………………………………………………………301
12.2 ATA主机控制器设计……………………………………………………………………………302
12.2.1 ATA主机控制器总体构架……………………………………………………………………302
12.2.2 atahost controller 设计………………………………………………………………………304
12.2.3 PIO 时序控制器 atahost pio tctrl设计…………………………………307
12.2.4 运行计数器模块 ro cnt设计……………………………………………………………310
12.2.5 atahost wb slave设计……………………………………………………………………311
12.3 ATA主机控制器 Testbench设计……………………………………………………………………317
12.3.1 ATA主机控制器Testbench总体构架……………………………………………………317
12.3.2 ATA 设备 ata device设计……………………………………………………317
12.3.3 io test1 Task设计…………………………………………………………………………………321
12.3.4 io test2 Task设计………………………………………………………………………323
12.3.5 int test Task设计…………………………………………………………………………………327
12.3.6 rst test Task设计 ……………………………………………………………………………329
12.3.7 test bench top 设计……………………………………………………………………………330
12.3.8 ATA主机控制器 Testbench执行结果及仿真波形……………………………332
第13章 8 位RSC-CPU 实例…………………………………………………………………335
13.1 RISC-CPU介绍………………………………………………………………………………335
13.1.1 RISC-CPU基本构架…………………………………………………………………335
13.1.2 RISC-CPU的功能及模块的划分……………………………………………………………336
13.2 RISC-CPU设计………………………………………………………………………………………336
13.2.1 RISC-CPU总体构架 ………………………………………………………………………………………336
13.2.2 算术逻辑单元alu设计 ……………………………………………………339
13.2.3 可选扩展模块exp 设计…………………………………………………………340
13.2.4 指令译码器 idec设计……………………………………………………………………342
13.2.5 寄存器文件regS设计……………………………………………………………………345
13.2.6 可编程存储器pram 设计……………………………………………………………………346
13.2.7 Cpu设计…………………………………………………………………………………………347
13.3 RISC-CPUTestbench设计……………………………………………………………………………………358
133.1 RISC-CPUTestbench总体构架…………………………………………………………………358
13.3.2 RISC-CPUTask设计………………………………………………………………………………359
13.33 RISC-CPUTestbench 顶层设计……………………………………………………363
13.3.4 RISC-CPUTestbench执行结果及仿真波形…………………………364
宿略语………………………………………………………………………………………………………………………………366
参考文献……………………………………………………………………………………………………………………………368
pdf过大了，上传不了。感兴趣的朋友网上找找。