在EDA工程中CPLD和FPGA哪个延时更小？

lahhse

在EDA工程中cpld和FPGA哪个延时更小？
) E; e& O" `& |! ?) E  j

oewqe

在EDA工程中，CPLD和FPGA相比，CPLD的延时会更小

dsgh

CPLD结构简单，因此，实现的逻辑简单的话，每个环节的延迟是可以事先计算好的；复杂逻辑照样不好预估，CPLD也有布线捷径；另外，CPLD因为绕的远，某些布线延迟比较大。
7 @+ {. w0 v& M

理论的

由于FPGA的硬件结构，也就是FPGA内部构造复杂，布局布线结果有随机性。因此，每个环节的延迟难于预估，导致FPGA的信号延时不好预测和控制，所以CPLD的延时精度比FPGA的好一些。