|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
请教高手，以CAPTURE CIS中如何正确画总线和Off-Page connector，对于一些IC网络名称不连续的、交错的情况下，而且还与其它页的网络有连接，这个时候是如何画总线的，如图：
! z! J3 A* \8 j4 B这当中的Csync*与Vsync*两个网络如果画总线不是交错在一些了，很零乱，这样的情况应该如何处理，而这两个网络与其它页有电气连接，应该如果放Off-Page connector，可不可以如下图这样放（这样画在DRC时报错，不确定会对导出网络表是否有影响）：! a8 j* N0 E4 `" `. i* X O
1 U! o# y. G5 C2 p) [6 P
@& r2 ?6 ^% A( ~% i
: s4 c" N8 G6 V6 i
; |: Q! S9 h4 c* l% L( M* k6 n% O. u. A, _# s" M0 H
5 \7 Q3 f3 m* L, Q0 E) E8 B) `( A6 Z7 x( f$ t0 ^
+ Y2 r4 L: `& w" v
+ d% Z9 U; N% g$ {
5 |& d% y' k6 h1 q" J% s7 S
I6 t3 T/ E- t. {) x
8 _+ z% D9 l4 n: x$ Y9 _: w) H+ y$ p" s: y0 b' L+ M
! t( s0 D1 ]8 m
3 t9 r2 Q5 }* A) `' P8 A7 q
& R# u9 n; ^6 y4 |, \- Y4 S7 a7 Z9 J& {
8 _1 C% }5 B- D
- ^6 M7 n/ ^! \* ~, C |
|
/1 
发表于 2011-10-18 18:25
收藏
淘帖
支持！
反对！
楼主