|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
请教高手，以CAPTURE CIS中如何正确画总线和Off-Page connector，对于一些IC网络名称不连续的、交错的情况下，而且还与其它页的网络有连接，这个时候是如何画总线的，如图：
' N- j2 a6 a9 S2 v% \' e
这当中的Csync*与Vsync*两个网络如果画总线不是交错在一些了，很零乱，这样的情况应该如何处理，而这两个网络与其它页有电气连接，应该如果放Off-Page connector，可不可以如下图这样放（这样画在DRC时报错，不确定会对导出网络表是否有影响）：2 K, h Z1 U- u5 u9 @
$ V4 E/ o1 x3 | M) c' F
. r6 E1 [1 A- k1 R$ @
7 `7 M3 T: x' n) E
V) v9 K7 t8 w9 a, l, r, }; [7 D( {2 R3 m; L
: a, e/ k7 T' [9 S. F4 }$ v% x9 q' E+ s- P" h; U5 h- B
+ b/ e d3 R9 o0 D( ^ G
6 Z5 r6 [4 e% b+ x8 {$ ?, g: t2 M5 |, w5 O1 g
$ O: T* n" p2 ?+ }) C* Z
0 v! A# T0 J5 i) q4 Z1 _
7 Q2 ^9 A7 ~5 v: s5 X9 h+ r: l) | \: r1 s5 M. J. U6 ~: x0 _
0 o. E$ ~7 w8 Z8 }& P5 V/ r
- h B! V( V0 L5 N' r) M$ f3 b8 l
7 G4 K- |1 f. k( G
- I# U9 S3 _1 v& @ |
|
/1 
发表于 2011-10-18 18:25
收藏
淘帖
支持！
反对！
楼主