TA的每日心情 | 开心 2022-11-17 15:49 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
绕等长注意事项4 L8 H- f+ R* [) B# h) D9 c5 I
1. Z轴,pindely是否需要打开8 r" r: V: z2 T
2. 基准是否设置,基准线是否正确,层叠数据是否准确。
, G, v8 b" L4 l! B- Y1 d3. 误差范围是否设置,所有的误差范围是否一致。
% V7 X2 e$ I' x% x" A
4 U3 X; E9 V* U1 _; ^4. 绕的波确认是符合要求的,常规单线3w,差分5w。' e5 S8 g) k% L% U" N: M0 f
5. 一般信号对内等长先在两端补偿,再到线段上绕,一般用2w,或者1space,高速信号可能不同负责人要求不同,具体情况必须先沟通
- C! P" p6 a3 c, [5 X$ o d; l6. 对内等长应尽量符合S1<2S
/ g/ v2 c1 `' }/ O7 o; P9 ]7. 绕对内等长时先确定等长条是否为要绕这段的,若去耦电容或匹配电阻已经附模,会导致显示的是整段的对内等长,而不是单段等长。
% ]8 `; `! d4 h! Z: d8. 分段等长一般为耦合电容两端分段等长(高速信号耦合电容两端必须分段等长),换层via两端一般不需要分段等长。
2 u% _+ G- O1 i+ ^+ i/ m1 y9 P9. 防护器件前后不需要分段控等长。9 ?7 H8 D0 B; T& w3 p" H
10.尽量不要在bga和ddr内绕等长,特殊情况和单板负责人确认。
1 ]) M/ L& @* G$ Y2 u11.DDR正反贴一般把过孔长度关闭绕等长。9 F0 r0 y* @$ W/ r4 D- _/ \2 Y1 ]. ^* X
12.同种BUS是否考虑在同层绕,组与组之间是否间距拉开,并尽量避免在表底层绕等长9 H5 B2 E# B2 n, p+ P3 v
13.等长中是否最长信号线不能再减短,并且是从中间,从最密的往两边绕
' L6 [; }( Q$ {0 g4 d' N7 L6 C7 l! N- v# |- y1 P4 F A
|
|