TA的每日心情 | 开心
2022-11-17 15:49 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
绕等长注意事项
. s5 {: V# v3 |2 q; d# w( e. F' C1. Z轴，pindely是否需要打开
, ]) f; q2 g @2. 基准是否设置，基准线是否正确，层叠数据是否准确。
; |" Z+ D( q( }& K3. 误差范围是否设置，所有的误差范围是否一致。
$ ?! M: v$ M4 p1 m; G' j6 J
9 U2 }7 |; G! e1 Z1 J7 B* `4. 绕的波确认是符合要求的，常规单线3w，差分5w。
( o0 u F# T# j( [/ O5. 一般信号对内等长先在两端补偿，再到线段上绕，一般用2w，或者1space，高速信号可能不同负责人要求不同，具体情况必须先沟通5 F& Q9 y- F$ n5 k- Q
6. 对内等长应尽量符合S1<2S% {( K7 u7 T. ]' h/ M% K( `* T, x* w
7. 绕对内等长时先确定等长条是否为要绕这段的，若去耦电容或匹配电阻已经附模，会导致显示的是整段的对内等长，而不是单段等长。 B, x( \2 R6 C' ?+ l; l% K7 T4 U& r
8. 分段等长一般为耦合电容两端分段等长（高速信号耦合电容两端必须分段等长），换层via两端一般不需要分段等长。, X( n- t$ G+ E) ?. K) l7 x
9. 防护器件前后不需要分段控等长。0 l$ H' R9 A6 e/ V/ C$ G
10.尽量不要在bga和ddr内绕等长，特殊情况和单板负责人确认。
6 D- V1 v( ^& k' P* w% X11.DDR正反贴一般把过孔长度关闭绕等长。
9 `7 X1 X* ^2 Y) L% u12.同种BUS是否考虑在同层绕，组与组之间是否间距拉开，并尽量避免在表底层绕等长
* T4 ~3 p6 i& [5 D13.等长中是否最长信号线不能再减短，并且是从中间，从最密的往两边绕
5 Z2 d3 p8 E$ @% f/ d
1 q( h- v4 P! `2 _ v7 V. w) M |
|
/1 
发表于 2022-4-21 14:09
收藏
淘帖
支持！
反对！