TA的每日心情 | 开心 2022-11-17 15:49 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
绕等长注意事项/ b1 [ l L7 ?( k
1. Z轴,pindely是否需要打开
" Q7 A2 Z. ^2 X* P5 w8 y2. 基准是否设置,基准线是否正确,层叠数据是否准确。
2 i# t" _& T% Z, K3. 误差范围是否设置,所有的误差范围是否一致。+ V9 G. h* a' ?5 s
: S, U) k4 m! {' k( ^* \
4. 绕的波确认是符合要求的,常规单线3w,差分5w。
: b1 U- e# f- S# N' a5 [5. 一般信号对内等长先在两端补偿,再到线段上绕,一般用2w,或者1space,高速信号可能不同负责人要求不同,具体情况必须先沟通' H3 ^7 }/ d! u7 s
6. 对内等长应尽量符合S1<2S. [% L1 r0 w0 E D
7. 绕对内等长时先确定等长条是否为要绕这段的,若去耦电容或匹配电阻已经附模,会导致显示的是整段的对内等长,而不是单段等长。- |! U& g* [( ], C. g& }8 `
8. 分段等长一般为耦合电容两端分段等长(高速信号耦合电容两端必须分段等长),换层via两端一般不需要分段等长。) \. A1 y6 o I# C: T
9. 防护器件前后不需要分段控等长。
" j9 P: `! R6 U' x3 f$ _) W10.尽量不要在bga和ddr内绕等长,特殊情况和单板负责人确认。
: S$ Y# e$ T e( o; ^11.DDR正反贴一般把过孔长度关闭绕等长。/ R [* P# D- \1 S, D5 @( z' d& v5 d
12.同种BUS是否考虑在同层绕,组与组之间是否间距拉开,并尽量避免在表底层绕等长- q; Z0 G! M7 T1 p
13.等长中是否最长信号线不能再减短,并且是从中间,从最密的往两边绕
& u; H# a; J; G( l1 {: T+ S# I( K6 p* ` }8 \/ \
|
|