TA的每日心情 | 开心
2022-11-17 15:49 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
绕等长注意事项
9 Q! \/ w6 q0 v! k: d1 ]0 {/ N" Z1. Z轴，pindely是否需要打开. E$ W' r8 a0 m
2. 基准是否设置，基准线是否正确，层叠数据是否准确。 D& C- J- N, `$ L6 ?1 B" G/ b6 t$ {
3. 误差范围是否设置，所有的误差范围是否一致。
4 ]/ u0 W, K) i0 m0 Q- e1 C0 F7 X, O/ v+ x) e9 `5 B
4. 绕的波确认是符合要求的，常规单线3w，差分5w。4 z7 M, R( R) O
5. 一般信号对内等长先在两端补偿，再到线段上绕，一般用2w，或者1space，高速信号可能不同负责人要求不同，具体情况必须先沟通
# S, Q7 N2 d' x2 I: N# r6. 对内等长应尽量符合S1<2S
' H! d( V5 X J5 W% H! x) I7. 绕对内等长时先确定等长条是否为要绕这段的，若去耦电容或匹配电阻已经附模，会导致显示的是整段的对内等长，而不是单段等长。
* R3 y) b @( O, X9 T; p8. 分段等长一般为耦合电容两端分段等长（高速信号耦合电容两端必须分段等长），换层via两端一般不需要分段等长。
; o' U1 C; @) g9. 防护器件前后不需要分段控等长。: l% A: C D/ E- j+ k* N
10.尽量不要在bga和ddr内绕等长，特殊情况和单板负责人确认。& f& B: N$ t; p8 @/ @$ q( R
11.DDR正反贴一般把过孔长度关闭绕等长。
5 b" l( C8 f" t2 E1 p* g! T) C12.同种BUS是否考虑在同层绕，组与组之间是否间距拉开，并尽量避免在表底层绕等长& M8 D! n5 a$ @# y
13.等长中是否最长信号线不能再减短，并且是从中间，从最密的往两边绕( U, ~) ?. Q) A. Q3 B
, A* T) j8 Z: U! R |
|
/1 
发表于 2022-4-21 14:09
收藏
淘帖
支持！
反对！