FPGA的语言和举例

uperrua · 发表于 2022-3-30 09:55

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

talk is cheap，show you code！

下面我们举一个例子来讲解

下面我们用verilog实现超前进位加法器：

例1：超前进位信号的产生原理
ab = 1 --> co = 1
a + b = 1,且ci = 1 --> co =1
两位多位数中第i位相加产生的进位输出co(i)可以表示位

coi=aibi+(ai+bi)(cii)
从全加器的真值表写出第i位和s(i)的逻辑式：
si=aibi′cii′+ai′bicii′+ai′bi′cii+(ai+bi)cii
上式变换位异或函数位：
si=ai⊕bi⊕cii

代码：

module carry_look_aheadadder(
                           output    [3:0] s,
                           output          co,
                           input    [3:0] a,
                           input    [3:0] b,
                           input             ci
                           );
wire  [3:0] co_tmp;
wire  [3:0] cin;

assign  cin[3:0]  = {co_tmp[2:0],ci};

//计算中间进位
assign  co_tmp[0] = a[0]&b[0] || (a[0] || b[0])&(cin[0]);
assign  co_tmp[1] = a[1]&b[1] || (a[1] || b[1])&(cin[1]);
assign  co_tmp[2] = a[2]&b[2] || (a[2] || b[2])&(cin[2]);
assign  co_tmp[3] = a[3]&b[3] || (a[3] || b[3])&(cin[3]);

//计算和
assign s[0] = a[0] ^ b[0] ^ cin[0];
assign s[1] = a[1] ^ b[1] ^ cin[1];
assign s[2] = a[2] ^ b[2] ^ cin[2];
assign s[3] = a[3] ^ b[3] ^ cin[3];

assign co = co_tmp[3];
endmodule
module carry_look_aheadadder_tb;
wire    [3:0]    s;
wire                co;
reg    [3:0]    a;
reg    [3:0]    b;
reg                ci;

initial
begin
      a = 4'b0000; b = 4'b0000; ci = 0;
#10 a = 4'b1111; b = 4'b1111; ci = 0;
#10 a = 4'b1100; b = 4'b1001; ci = 0;
#10 a = 4'b0111; b = 4'b0110; ci = 0;
#10 a = 4'b0101; b = 4'b0101; ci = 1;
#10 a = 4'b1110; b = 4'b1001; ci = 1;
#10 a = 4'b0010; b = 4'b0110; ci = 1;
#10 a = 4'b0110; b = 4'b1100; ci = 1;
#10 $finish;
end

initial begin
  $fsdbDumpfile("test.fsdb");
  $fsdbDumpvars();
end

carry_look_aheadadder u_carry_look_aheadadder(
                                          .s(s),
                                          .co(co),
                                          .a(a),
                                          .b(b),
                                          .ci(ci)
                                          );

endmodule

结果：

可以看到，这个和一般的高级语言差别比较大。

学习FPGA必须有过硬的硬件电路基础。

例2：

上述为lattice的一款FPGA架构，你可以把它想象成一块放满电子元件的硬件电路板，图中“电路板”上的元件有IIC和SPI硬核接口“器件”，有NVCM程序存储“器件”，有RAM数据存储“器件”，还有最小单元的LUT（查找表）器件。

一般FPGA工程师会使用硬件描述语言Verilog或者VHDL对FPGA进行“编程”，之后，再经过厂家提供的FPGA开发工具（Diamond或Radiant、vivado）的综合、布局、布线，会产生bit文件或bin文件。

如果工程师将最终产生的bit文件或bin文件下载到FPGA中，就相当于一位硬件工程师，在FPGA芯片这块已经放置了“元件”的“电路板”上，进行了布线操作。（也就是把毫无关联的与器件，用铜线连接起来）

下载程序后的FPGA，我们就不能简单称之为“电路板”了。

举个例子，FPGA实现的功能是SPI转并口，那么这块FPGA就可以称为“spi接口转换板”。

当然，FPGA和“电路板”终究是不同的，FPGA可以进行重复编程，相当于一块可以反复布线的电路板。

thinkfunny · 发表于 2022-3-30 11:27

看到举例直接收藏

happyday · 发表于 2022-3-30 14:20

用verilog实现超前进位加法器

帐号		自动登录	找回密码
密码			注册

FPGA的语言和举例

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1