fpga高速接口有哪些lvds

MrL1

FPGA高速接口有哪些lvds
8 l6 a/ ?+ B, G5 P- B

Memory00

通常情况下，模拟输入信号通过高速ADC的量化输出的数字信号需要交给FPGA进行处理。如果高速ADC采用LVDS输出，那么经量化处理过的数字信号将会有非常多的LVDS数据差分对。而LVDS数据接收端，接收到的LVDS差分数据对相互之间可能会存在非常小的一个时间差异，该时间差异往往是皮秒级别的，而随着高速ADC采样率的提升，目前大多数的高速ADC采样速率已经达到GSPS级别。
0 \. K& U- l# @1 Z  i+ r$ E# \4 |

Blah

无论是在高速ADC芯片的测试评估还是在其应用当中，对这些数据传输所造成的时间差异均要进行预先的处理
4 j( m. h$ }. k

oewqe

对于数据传输的时间差异可以有两种方式来解决，一种方法是通过ADC本身的LVDS特性来改变LVDS数据传输的延迟，这通常与LVDS的输出时钟有关。另外一种方法是使用FPGA内部的延迟功能来实现。
5 D+ z. c2 J  T: E