找回密码
 注册
关于网站域名变更的通知
查看: 2757|回复: 7
打印 上一主题 下一主题

谈谈四层板和33欧电阻

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-6-13 23:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
选用四层板不仅是电源和地的问题,高速数字电路对走线的阻抗有要求,二层板不好控( H8 H8 A. C. M+ B& ?
制阻抗。33欧电阻一般加在驱动器端,也是起阻抗匹配作用的;布线时要先布数据地址
/ z# ~' `" a/ A, }' `; q线,和需要保证的高速线;8 ~/ X* d% M) k0 @* }8 R) A
       在高频的时候,PCB板上的走线都要看成传输线。传输线有其特征阻抗,学过传! v! l( A6 m: ^) `0 j3 L
输线理论的都知道,当传输线上某处出现阻抗突变(不匹配)时,信号通过就会发生反射
4 m) K! k( d) w% d) F,反射对原信号造成干扰,严重时就会影响电路的正常工作。采用四层板时,通常外层
  W* I$ f4 k' Z" K/ d- d& _4 s走信号线,中间两层分别为电源和地平面,这样一方面隔离了两个信号层,更重要的是+ p& z' q: ~- _8 b; h  o- ?
外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线,它的阻抗比
: E( N* V5 @% v4 Y- P3 {5 x: |2 W较固定,而且可以计算。对于两层板就比较难以做到这样。这种传输线阻抗主要于走线
2 e" U  Y; c& ^5 }( e5 K的宽度、到参考平面的距离、敷铜的厚度以及介电材料的特性有关,有许多现成的公式
1 W/ i7 M$ \: l3 P5 s& A. Q' p& r和程序可供计算。7 r! S# i% j1 T8 ~4 M2 X$ I" M8 A
     33欧电阻通常串连放在驱动的一端(其实不一定33欧,从几欧到五、六十欧都有,3 }; ^2 m1 c/ p" i* w
视电路具体情况) ,其作用是与发送器的输出阻抗串连后与走线的阻抗匹配,使反射回9 J9 I) W' z; I: X8 l$ s
来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉),这样接收端的信号就# e2 D& m: Q( y! Y+ h8 H# Z
不会受到影响。接收端也可以作匹配,例如采用电阻并联,但在数字系统比较少用,因0 |- {+ K- |- I9 g5 }3 Q  i
为比较麻烦,而且很多时候是一发多收,如地址总线,不如源端匹配易做。, _! m, M1 z; W5 {1 q; W! n
     这里所说的高频,不一定是时钟频率很高的电路,是不是高频不止看频率,更重要
8 Q+ F" G* _4 Z" u! @  B, C是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率,一般取上升! O2 Q/ x! }/ U# ?) C2 a
时间倒数的一半,比如如果上升时间是1ns,那么它的倒数是1000MHz,也就是说在设计- ?' T) m9 m9 k& o: ~, P1 e8 b
电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间,许多高速IC其驱动器的3 ?7 Z  g! u. T2 V8 I" i
输出斜率是可调的。
3 `1 r; f) `5 e6 i3 [$ A3 o本文来自: DSP交流网(www.hellodsp.com) 详细出处参考:http://www.hellodsp.com/bbs/viewthread.php?tid=2848&extra=page%3D1

评分

参与人数 1贡献 +5 收起 理由
steven + 5 感谢分享

查看全部评分

该用户从未签到

2#
发表于 2008-6-16 08:20 | 只看该作者
以前在修東西時候
/ h  W, X. m, b2 G4 a; e常看到液晶電視裏面RGB信號線有33歐姆的電阻2 s/ {& r3 r/ w( v, c( X) E5 {
不過那時根本不知為什麽# I4 v" {" T6 F: F' |- a: C* g
感謝樓主同志的分享
5 v7 Q% l' G9 h8 [% _
# n' Z" N* ~& \- j2 x8 e5 B) E提一個小小的建議:
% j0 [( G: O3 q% ?) Q' b- S" C! k4 [# E8 B
1 希望樓主能結合一些事例進行講解(ALLEN常這樣)
# Q, s+ x- r4 E0 V, B$ x1 J; k8 R. ~% y9 Z. o& w" p0 }
2 圖文結合 易於理解3 ]* o" b: ~" |" U
$ }; n6 E( F3 |' R- \9 \8 @
3 文字之間,一定間隔,方便閱讀2 e% a/ E% a% k8 S" J/ H; ]8 O
6 Z. o: [, {, G# b6 p
4 如果樓主已理解所發貼的內容,不妨以自己所理解的話總結後貼出來 ... (怕自己理解可能有誤的話亦可再附上原文以作對比)9 G  \% Z. i0 S; h6 U
2 ?& x9 d, b- f' ~( t5 e9 y6 p
作為一個讀貼人希望讀到一些吸引自己,講解生動的好貼,非一片黑乎乎的字.0 r% [8 ^& e8 w& n' Z# g- b: E

; k4 x6 O, q1 J2 |) d5 |3 R非對樓主攻擊(吾乃中華軍壇的人所以很F的) 8 N* m& N, w# K# X- P$ c6 L5 {
請樓主理解
) p& d9 r) x% K7 A" F! t5 y最後謝謝樓主的熱心
9 A# k* d' e9 v0 L: Q1 J
# ]' O* J1 _3 M- @2 j5 m[ 本帖最后由 mark0908 于 2008-6-16 08:31 编辑 ]

评分

参与人数 1贡献 +5 收起 理由
steven + 5 感谢分享

查看全部评分

该用户从未签到

3#
发表于 2009-5-8 10:02 | 只看该作者
"更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线,它的阻抗比1 }: f) X( X, U* f
较固定,而且可以计算"" w' M9 a3 ^- {% F( [4 E. i
然后呢 计算出来之后干什么?跟33ohm有什么关系啊?

该用户从未签到

4#
发表于 2009-5-8 13:46 | 只看该作者
有道理

该用户从未签到

5#
发表于 2009-5-13 10:58 | 只看该作者
不错,这个帖子值得收藏来看

该用户从未签到

6#
发表于 2009-5-14 19:38 | 只看该作者
2楼如果能用简体中文发表意见就更好了

该用户从未签到

7#
发表于 2009-5-19 10:42 | 只看该作者
这里所说的高频,不一定是时钟频率很高的电路,是不是高频不止看频率,更重要6 H. j! c' h& f' |3 r6 t
是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率,一般取
0 i- z( f, |! o8 g时间倒数的一半,比如如果上升时间是1ns,那么它的倒数是1000MHz,也就是9 X* Q3 h5 n& S: T- T0 F: a* ~
说在设计电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间,许多高/ D1 o2 h  o1 o1 O7 E9 v. H
速IC其驱动器的4 m8 v" n0 {; o+ p( S% X
+ l$ t6 H8 [3 |8 @2 V! B
這句話完全可以了解,可是還是不知道在一個線路中我要怎麼樣去找這樣的一個信
( e  H  P$ _' y5 q號呢?要依據什麼去找呢? 可否煩請舉個實例??

该用户从未签到

8#
发表于 2009-5-19 11:11 | 只看该作者
33欧电阻通常串连放在驱动的一端(其实不一定33欧,从几欧到五、六十欧都有,视电路具体情况) ,其作用是与发送器的输出阻抗串连后与走线的阻抗匹配,使反射回来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉),这样接收端的信号就不会受到影响。接收端也可以作匹配,例如采用电阻并联。
7 ?8 b; [- t* d/ d) G2 Y5 G  O-------------------------------------------+ P6 V5 @! l4 p. L; h) }
匹配电阻视电路具体情况选择,请问下究竟该怎么选择呢?另外阻抗匹配为什么可以吸收掉反射信号啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 15:18 , Processed in 0.171875 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表