使用allego17.4制作盘中孔的不规律DRC报VG问题

harvel_l314 · 发表于 2022-3-11 10:11

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 harvel_l314 于 2022-3-11 10:13 编辑

因为板子使用到了盘中孔和盲埋，有看过其他帖子说明是physical中Pad-Pad Connect问题，但是修改后还是报错。但是过孔不报错，盲埋就报错，是什么原因造成的呢？

skyhero · 发表于 2022-3-11 10:56

谢谢分享！！！！

liang007008 · 发表于 2022-3-11 12:05

这个VG可能是相邻层盲埋孔在Z轴方向的间距小于规则设置的最小间距，你把相邻层盲埋孔间距拉开一点就可以了

dzkcool · 发表于 2022-3-11 12:15

最简单的办法就是关掉这个检查项

harvel_l314 · 发表于 2022-3-11 14:14

liang007008 发表于 2022-3-11 12:05
3 ^8 O6 |6 O/ P% P这个VG可能是相邻层盲埋孔在Z轴方向的间距小于规则设置的最小间距，你把相邻层盲埋孔间距拉开一点就可以了

以上面那张报错为例，很大的区域就那一个孔，通过孔却不报错

帐号		自动登录	找回密码
密码			注册

推荐内容 /1