EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 johnwang19 于 2022-3-5 22:19 编辑
' c/ d g4 O+ d9 G3 m* }- i, H5 C# s9 ^9 _, h- D
我是新版主，电巢王伟博士，欢迎技术交流 ，电巢FPGA新技术学习群QQ：435717099# H, e) R& o! t, |% i
* Q1 B. r, X8 A/ d
8 |0 q' q# G& C# {* J0 o下面是我今天调试中遇到的问题( |6 K/ L* X1 y4 j
: ^# Y8 V/ ? R* ~. `
: N8 t3 t, {3 l
modetest -M xlnx -D 80000000.v_mix -s52@40:1920x1080@NV16
4 G) U( E, \8 [- q52@40:1920x1080@NV16 参数意义见下行 4 ]3 g8 E! J1 _# f U$ O& E! b
connector_id @ crtc : |6 Y( O% ?9 Z
bus-id=b0000000.v_mix plane-id=34 查找见下面的若干命令
2 M, W1 c$ F/ [! K3 o查找bus-id xilinx-k26-starterkit-2021_1:~$ sudo cat/sys/kernel/debug/dri/0/name
4 k- C, z$ L& i! C" `0 c& s: A) d! w
. @& F8 m5 L4 Z( [" S7 M
0 A9 x: Y1 v3 z4 Z. f; s
2 X! ~3 i4 a$ {) b! Q( l, u7 q3 A, e& W
F; o8 L% s/ [, k# t | 
/1 
发表于 2022-3-5 22:11
收藏
淘帖
支持！
反对！
发表于 2022-3-6 04:39
楼主