EMC整改六步法

ruijinxin2022

一、EMC整改六步法
第一步：查找确认辐射源
查找确认辐射源的方法有排除法、频谱分析仪频点搜索法、元件固有频率分析法。而排除法包含有拔线法、分区工作排除法、低电压小电流的人体触摸法，区域屏蔽排除法。元件固有频率分析法是指对一些元件的固定频率及其倍频频率分析归类法，如晶振和 DDR 等元件的工作频率都是固定的。

第二步：滤波
  |0 H6 P+ w2 x9 e6 K) g滤波一般分为电容滤波、RC 滤波和 LC 滤波等；
* j2 a3 @" _" Y' B7 R/ {
第三步：吸收电磁波方法
吸收电磁波方法有电路串联磁珠法、绕穿磁环法和贴吸波材料法。使用吸收电磁波方法时要特别注意：辐射超标电磁波频率必须在所使用的吸波材料所吸收电磁波频率范围之内，否则造成吸波法会失效。

第四步：接地法
接地法一般分为单点接地法和多点接地法。

* q$ ?0 ]5 j: e6 `; k第五步：屏蔽法
屏蔽法一般有加屏蔽罩屏蔽法、外壳屏蔽法和PCB 走线布局屏蔽法。

第六步：能量分散法
+ q$ N' |4 `' U% N. J能量分散法是指一些被测物的控制软件可利用展频和跳频等技术对能量集中的频段进行展宽频率带宽和跳变频率实现分散频段能量，从而使附加在单点频率上的能量降低，也就是起到了单点频率辐射的电磁波强度降低的功效。故此法对尖峰毛刺形波形的频率辐射超标会起到显著效果，对包络形波形频率辐射超标起不到明显作用。
4 O; B4 l( q  s4 c; [
7 {  d1 F! Q! Y( u0 n1 {! ]二、EMC常用整改方法
! Z  G2 \2 }  r! U- a! h4 {* k1、减弱干扰源
减弱干扰源在找到干扰源的基础上，可对干扰源进行允许范围内的减弱，减弱源的方法一般有如下方法：
+ B( P" v/ m2 E. @
$ J0 x/ K% }+ J# y" J$ r0 b0 `0 Ua、在IC的Vcc和GND之间加去耦电容，该电容的容量在0.01μF到0.1μF之间，安装时注意电容器的引线，使它越短越好。
  Z2 C* G& A! G: l
b、在保证灵敏度和信噪比的情况下加衰减器。如VCD、DVD视盘机中的晶振，它对电磁兼容性影响较为严重，减少其幅度就是可行的方法之一，但其不是唯一的解决方法。

3 z; M6 X+ \* H9 o* B7 Lc、还有一个间接的方法就是使信号线远离干扰源。

4 h8 u8 F+ ?  Q, W2、分类整理电线电缆
8 o0 |4 s/ ~" L# J8 A电线电缆的分类整理在电子设备中，线间耦合是一种重要的途径，也是造成干扰的重要原因，因为频率的因素，可大体分为高频耦合与低频耦合。因耦合方式不同，其整改方法也是不同的，下边分别讨论：
, ?6 U+ g% F. ?8 j
(1)低频耦合是指导线长度等于或小于1/16波长的情况，低频耦合又可分为电场和磁场耦合。
) x, b+ z' [) T电场耦合的物理模型是电容耦合，因此整改的主要目的是减小分布耦合电容或减小耦合量，可采用如下的方法：
/ b0 z. e3 r9 t7 D/ r
& H6 B6 I6 ^' P, |0 b9 l- ~) Ia、增大电路间距是减小分布电容的最有效的方法。
) y  {3 n" j: x
b、追加高导电性屏蔽罩，并使屏蔽罩单点接地能有效的抑制低频电场干扰。

c、追加滤波器可减小两电路间的耦合量。
6 e  S! Z8 C9 ~* _5 h' B0 f# Z7 j
+ e3 Z+ q. y: Y7 ^d、降低输入阻抗，例如CMOS电路的输入阻抗很高，对电场干扰极其敏感，可在允许范围内在输入端并接一个电容或阻值较低的电阻。
% Y) F$ [" f# n& A* J* x) v
磁场耦合的物理模型是电感耦合，其耦合主要是通过线间的分布互感来耦合的，因此整改的主要方法是破坏或减小其耦合量，大体可采用如下的方法：

0 r2 c+ E- A% W$ I' g, ga　追加滤波器，在追加滤波器时要注意滤波器的输入输出阻抗及其频率响应。

9 Q* V3 x  p" r: B2 _; a, i* s( N# G) \b　减小敏感回路与源回路的环路面积，即尽量使信号线或载流线与其回线靠近或扭绞在一体。

5 A$ N/ d/ c! j: sc　增大两电路间距，以便减小线间互感来减低耦合量。
0 M% |3 N7 g5 ~' }- ]( |; A
d　若有可能，尽量使敏感回路与源回路平面正交或接近正交来降低两电路的耦合量。
; i, k' y: \7 J- X
e　用高导磁材料来包扎敏感线，可有效的解决磁场干扰问题，值得注意的是要构成闭和磁路，努力减小磁路的磁阻将会更加有效。

(2)高频耦合是指长于1/4波长的走线由于电路中出现电压和电流的驻波，会使耦合量增强，可采用如下的方法加以解决：
a、尽量缩短接地线，与外壳接地尽量采用面接触的方式。

b、重新整理滤波器的输入输出线，防止输入输出线间耦合，确保滤波器的滤波效果不变差。
9 |3 Q( e5 K4 }- s! H
# o& v- d" a4 v2 Bc、屏蔽电缆屏蔽层采用多点接地。

. ^3 L4 X, b. e( W8 ]d、将连接器的悬空插针接到地电位，防止其天线效应。

3、改善地线系统
, Y: V1 g$ l% ~" p& g理想的地线是一个零阻抗，零电位的物理实体，它不仅是信号的参考点，而且电流流过时不会产生电压降。
在具体的电气电子设备中，这种理想地线是不存在的，当电流流过地线时必然会产生电压降。据此可根据地线中干扰形成机理可归结为以下两点：
/ [$ b4 W) O- m7 v. h" K3 W
0 b  V6 u8 O: w1 @! u第一，减小低阻抗和电源馈线阻抗。
& ]7 z8 `. q  r/ ]. u3 _第二，正确选择接地方式和阻隔地环路，按接地方式来分有悬浮地、单点接地、多点接地、混合接地。

(1)悬浮地：
9 t- x* p1 U9 d/ y' a如果敏感线的干扰主要来自外部空间或系统外壳，此时可采用悬浮地的方式加以解决，但是悬浮地设备容易产生静电积累，当电荷达到一定程度后，会产生静电放电，所以悬浮地不宜用于一般的电子设备.
) X' U) ]: g# n( x6 S( A: T2 f/ ~
1 L# V- ^5 z3 }, R( T' @; C(2)单点接地：
8 ^; M: P$ v; N/ Z3 l7 P6 t单点接地适用于低频电路，为防止工频电流及其他杂散电流在信号地线上各点之间产生地电位差，信号地线与电源及安全地线隔离，在电源线接大地处单点连接。单点接地主要适用于频率低于3MHz的情况。
) B% s- ~6 _6 R; x& b5 ~
5 u! l# `+ O( N, `0 `(3)多点接地
6 N  W# h* Y7 M6 x多点接地是高频信号唯一实用的接地方式，在射频时会呈现传输线特性，为使多点接地的有效性，当接地导体长度超过最高频率1/8波长时，多点接地需要一个等电位接地平面。多点接地适用于300KHz以上。

; C: h: z* H& V0 R; }( ^% O. [! F+ e(4)混合接地
混合接地适用于既然有高频又有低频的电子线路中
, }, `4 D( E$ b
4、屏蔽
9 S6 I& t+ ?7 k/ q; O, U屏蔽是提高电子系统和电子设备电磁兼容性能的重要措施之一，它能有效的抑制通过空间传播的各种电磁干扰。屏蔽按机理可分为磁场屏蔽与电场屏蔽及电磁屏蔽。

3 Z- Y  a6 R2 i, D8 p7 x  Q7 j4 H(1)电场屏蔽：
A、选择高导电性能的材料，并且要有良好的接地。
B、正确选择接地点及合理的形状，最好是屏蔽体直接接地。

1 e# D2 E' t% t2 \3 z- b(2)磁场屏蔽
磁场屏蔽通常只是指对直流或甚低频磁场的屏蔽，其屏蔽效能远不如电场屏蔽和电磁屏蔽，磁屏蔽往往是工程的重点，磁屏蔽时：
a、要选用铁磁性材料。
+ J# ?' [6 j% p' |* r0 gb、磁屏蔽体要远离有磁性的元件，防止磁短路。
5 w% B1 ^( f$ e$ sc、可采用双层屏蔽甚至三层屏蔽。
d、屏蔽体上边的开孔要注意开孔的方向，尽可能使缝的长边平行于磁通流向，使磁路长度增加最少。一般来说，磁屏蔽不需要接地，但为防止电场感应，还是接地为好。电磁场在通过金属或对电磁场有衰减作用的阻挡体时，会受到一定程度的衰减，即产生对电磁场的屏蔽作用。在实际的整改过程中视具体需要而定选择何种屏蔽及屏蔽体的形状、大小、接地方式等。
& U( ?* h' f5 i/ `; J- r9 y
5、改变电路板的布线结构
5 b! H; _" P6 n- L6 @8 x有些频率点是通过电路板上走线分布参数所决定的，通过前述方法不大有用，此类整改通过在走线中增加小的电感、电容、磁珠来改变电路参数结构，使其移到限值要求较高的频率点上。对于这类干扰，要想从根本上解决其影响，就要重新布线。

' E, }% v& f. R5 M9 @6、小结
5 `/ ~$ W: t9 |3 x( P" u! P3 p总之前面几种方法对提高电磁兼容性都有好处，但应用最为广泛的是改变地线结构及电线电缆的分类整理的方法，这些方法不仅节约成本，而且是最有效的整改方法。屏蔽虽然会增加成本，但是其所起到的屏蔽效能有时是其它方法无法媲美的。所以，在实际的整改中应以改变地线结构、电线电缆的分类整理、屏蔽的方法为主，以其它方法为辅。
/ l: p2 y+ @& ~) H
" A+ C2 p. U" h3 j7 D, V三、EMC领域的三个重要规律
6 L/ f0 H2 ^( P: h! ]1、EMC费效比关系规律
EMC费效比关系规律：EMC问题越早考虑、越早解决，费用越小、效果越好。

; F' O! M4 L# z. o9 D+ i% H+ c/ f/ h在新产品研发阶段就进行EMC设计，比等到产品EMC测试不合格才进行改进，费用可以大大节省，效率可以大大提高；反之，效率就会大大降低，费用就会大大增加。 经验告诉我们，在功能设计的同时进行EMC设计，到样板、样机完成则通过EMC测试，是最省时间和最有经济效益的。相反，产品研发阶段不考虑EMC，投产以后发现EMC不合格才进行改进，非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费，甚至由于涉及到结构设计、PCB设计的缺陷，无法实施改进措施，导致产品不能上市。
1 F' g7 t0 s2 f6 D* L- h
! ]+ |& y, a7 A5 E4 {+ N实际检测工作中经常碰到的情况是：使用“围追堵截”的方法通过相关EMC测试和认证的强制要求，但这样的产品在实际生产的可生产性和产品实际适用性接近于零。这就造成实验室样品和实际成品是不一致的，EMC的整改成了“掩耳盗铃”的摆设了，因此真正要考量EMC问题是要在产品设计时就要考虑进去的，而不应该把主要对策放在产品测试阶段。
# V7 s" y) l3 s1 q
/ J0 N+ B5 x% R" s$ \  n$ v2、高频电流环路面积S越大, EMI辐射越严重
; a( o% O, _; l! y5 S高频电流环路面积S越大, EMI辐射越严重。高频信号电流流经电感最小路径。当频率较高时， 一般走线电抗大于电阻，连线对高频信号就是电感，串联电感引起辐射。电磁辐射大多是EUT被测设备上的高频电流环路产生的，最恶劣的情况就是开路中的“天线形式”。对应处理方法就是减少、减短连线，减小高频电流回路面积，尽量消除任何非正常工作需要的“天线”，如不连续的布线或有天线效应之元器件过长的插脚。减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一，就是想方设法减小高频电流环路面积S。 在天纵检测实践中一些具体方法就是处理好接地问题（电源地与信号地）。

$ s) L. Y4 o1 Q! \- @3、环路电流频率f越高，引起的EMI辐射越严重
( A0 y" d/ v; {3 c( c5 V0 t环路电流频率f越高，引起的EMI辐射越严重，电磁辐射场强随电流频率f的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二，就是想方设法减小骚扰源高频电流频率f，即减小骚扰电磁波的频率f。 关于这个f规律，天纵经验上看很多是因为屏蔽和外壳设计或做工造成的，因为频率越高，波长越小，越是容易从外壳或屏蔽体的小缝隙中泄露出来。

5 Y7 \2 ?; U5 J* C( a! V( W' ?9 z0 x$ S
四、EMC问题三要素
6 o6 y4 n# G4 W, o0 x( C& g产生EMC问题的三个要素是：电磁干扰源、耦合途径、敏感设备。
6 l/ q- F6 B5 {$ e  V5 t

mnfvbnk

射频干扰厉害，可以用屏蔽罩

ruijinxin2022

mnfvbnk 发表于 2022-3-5 11:00
  J' g- {, }5 K& M* O射频干扰厉害，可以用屏蔽罩

3 E2 M5 k; Q' i7 H, B2 q7 O是的，用屏蔽罩是一种选择