在PADS Logic转到LAYout中怎么检查电气性是否正确和匹配

铁神

在pads Logic中怎么检查电气信号。通过什么方式像protel99中那样显示出来电路是否连接正确（电气连接线是否完好和元件PCB封装是否正确），笔者遇见画好原理图转入PCB时，不知怎么检错，而且自己画好的封装导入到PCB中找不到器件？

铁神

各位高手指教，在acsii文档中的显示
' J% B  v! l' Y$ J4 M5 y  g*Part name not found U1
7 p% ?$ q/ n- ^. N1 ]C9.2 C7.2 C6.2 U1.7 U1.9
1 Z! w7 }! H& K8 L- v1 J*Part name not found U1
R21.2 Q6.C D16.K U1.5
: r. H" u( n* }3 ?6 U*Part name not found U1
6 S; u3 l# d9 }( BR21.1 R22.1 U1.8 U1.10
$ E8 J9 n$ h4 q, d8 @*Part name not found U1
Q2.C D8.K R9.2 U1.2
*Part name not found U1
Q3.C D10.K R12.2 U1.3
; V* x1 i1 O" Q/ G) S0 H* i*Part name not found U1
0 y- P$ p: e9 V9 U- `' t! ~Q4.C D12.K R15.2 U1.4
7 t; c- A0 o9 I3 E*Part name not found U1
- |  G0 e: X5 Z1 Y+ o6 Y& z7 n) mR18.2 Q5.C D14.K U1.6
( E+ I4 \6 A$ O" K*Part name not found U1
# [+ U" U/ j6 z4 j6 Y, m/ aQ1.C D6.K R2.2 U1.1
**INPUT WARNINGS FOUND**
在原理图是中bom中有U1器件（自作的10P排针），导入到Layout中就没有U1的影子？
. Y' h* r0 J9 A$ |求解！多谢

jimmy

1,logic生成网表后,导入PCB时,会提示相关的错误.
2,找不到封装,是库路径没有指定好.FILE->LIBRARY

铁神

jimmy 发表于 2011-9-6 10:37
- S6 O, c6 x" V" N$ Z. w1,logic生成网表后,导入PCB时,会提示相关的错误.
! _; h  y/ e; s; P2,找不到封装,是库路径没有指定好.FILE->LIBRARY

1、会提示相关的错误，是怎么检查！
2、这个封装是我在制作Logic元件库的时候配对加载进去

jimmy

1,你在PCB界面,导入asc时,软件会自动弹出相关的信息
2,你在PCB软件这里也是要将对应的库加载进来的.

铁神

jimmy 发表于 2011-9-6 10:51
1,你在PCB界面,导入asc时,软件会自动弹出相关的信息
  P" k# t" n" A- p; z. a9 x- g2,你在PCB软件这里也是要将对应的库加载进来的.

! E* _' j% b; L5 R6 P多谢版主{:soso_e183:} ，问题解决了，我加载的库没有没有在同一个路径下面

jimmy

xxlljj