请教：用pads画原理图生成网络预拉线是不是很不方便？

eleveneleven

现在我设计的PCB元器件还比较少，都是自己手动在layout里连接网络预拉线的，但我想如果以后元器件增多，那样自己手动连是非常容易出错的，我想知道怎样在pads Logic画原理图 然后怎样准确的生成网络预拉线？？？
3 A+ j. y, {7 c, z8 T' z请教一下各位大虾 谢谢了。
' I# @& B9 }1 T4 i$ c- c5 |