Allegro 覆铜求助

zfc1893

请问一下,allegro能不能实现如图所示的覆铜方式,就是同覆铜只在元件脚处连接,在PCB走线处自动避开.
8 N( ~* i, O: s, j7 y4 ~) p$ J模拟电路需要单点接地,Allegro默认的是同网络名自动覆盖,这样原来设计好的单点接地走线又全连到一块了.
) c9 T) u& w- E6 h9 C, m* V

5 o* B+ g6 X2 {% H* _" c1 u

& F) j. {6 R9 h, Y. I5 i& S

longzhiming

5 M7 A( w! S: i1 q. ~- V
变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

zfc1893

谢谢楼主的,我刚接触这个软件,请问如何修改Shape的电气属性?
5 G7 h" n8 }" h, i就是原来是连接到GND,如何改成连接到VCC?

wangxs_song

longzhiming 发表于 2011-7-27 19:00
变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

还可以通过CES把相同网络的line-to-spape的间距从0mil改为8mil。
这样就不用去改静态或动态了。