Allegro 覆铜求助

zfc1893

请问一下,allegro能不能实现如图所示的覆铜方式,就是同覆铜只在元件脚处连接,在PCB走线处自动避开.
: t, j  [& k$ i模拟电路需要单点接地,Allegro默认的是同网络名自动覆盖,这样原来设计好的单点接地走线又全连到一块了.

1 q* `7 x( n$ ?0 }8 d


; Y* I  c- r3 {! t

longzhiming

1 Z5 Y9 m1 {) k% _. }, Y# V
# ~7 U% C- B5 Z' J4 i, d: C变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

zfc1893

谢谢楼主的,我刚接触这个软件,请问如何修改Shape的电气属性?
就是原来是连接到GND,如何改成连接到VCC?

wangxs_song

longzhiming 发表于 2011-7-27 19:00
变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

2 W6 V3 G, ~8 c' I- E4 Q还可以通过CES把相同网络的line-to-spape的间距从0mil改为8mil。
+ D  ?" I1 G" v  ~" f6 H这样就不用去改静态或动态了。