找回密码
 注册
关于网站域名变更的通知
查看: 317|回复: 2
打印 上一主题 下一主题

fpga与ic设计的区别和联系是什么?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-10-28 16:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
ic设计可分为全定制,半定制两种,用FPGA设计属于一种半定制IC设计。具体来说,用FPGA设计一般不用考虑门极电路以下的问题,而全定制IC设计则需要深入到版图。
2 I0 m9 ^7 r% b0 Z# i0 q- c. N' W3 R' q/ L* N( o4 y5 s
门控时钟的应用,在fpga中使用门控时钟是非常不推荐的一件事情。asic中虽然也不赞成使用,但是也没什么大关系;
! u" V3 y4 A6 i' [输出的buffer和门,fpga中恐怕没有这些器件,对延时的估计和门的应用就要重新考虑了;
& K! z! K6 T( `! r/ a. K# z: {& P. k
memory,fpga和asic中的memory的应用有着很大的不同,fpga中用的是内置的或者是用lut拼起来的。asic用的主要是厂商定义的,大小更随意一些(和有些fpga相比);
$ p# j/ ~4 B' O3 Y; c( O  w
5 _# R+ k; a5 Xatch的使用,fpga中基本不要用latch,asic中就看需要和设计的能力了;) J+ k) ?" R" v* g2 y( f7 l. X

& [  v1 Y/ r! k# X- Q1 o- bDSP或者其他计算模块的调用。很多fpga中提供了dsp,乘法器等等,当然有空间的话也可以自己写。asic中基本都要自己设计的。不知道有没有厂商提供这些。;
: }2 j2 h; J$ t+ ^2 K& a
0 V' w3 [" ]6 U5 s基于soc的设计,对于模拟部分的应用,fpga上做数模混合设计只有有限的功能。asic上就不说了。3 I0 j" ]( s; e9 H5 f' `

( @  \1 h5 l  i4 Dpll等的时钟处理,fpga上也提供时钟处理的dcm,dll,pll等,但是远没有asic的强大,所以在写code的时候对时钟就要想好他们的多少;
# w7 t  K) k9 c4 }# ]
" P2 Q3 A/ P. q9 K- \( X. i速度的差别,一般来说同样代码在两个地方实现的速度是不同的。在具体应用的时候要注意。

  A- b4 C$ t8 d* P* v3 z$ ^

该用户从未签到

2#
发表于 2021-10-28 17:18 | 只看该作者
ic设计可分为全定制,半定制两种,用FPGA设计属于一种半定制IC设计: J& T8 H5 y+ i* O: g3 P

该用户从未签到

3#
发表于 2021-10-28 17:43 | 只看该作者
速度的差别,一般来说同样代码在两个地方实现的速度是不同的。在具体应用的时候要注意
$ [; L& o# v/ h& a. I
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-8 15:40 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表