本站微信 收藏本站 设为首页
 找回密码
 注册
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 设置区域规则内无法打Vias
返回列表 发新帖
查看: 693|回复: 6
打印 上一主题 下一主题

设置区域规则内无法打Vias

[复制链接]
ahoya

该用户从未签到
跳转到指定楼层
1#
发表于 2021-9-30 08:33 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
本帖最后由 ahoya 于 2021-9-30 09:25 编辑
* H3 R3 ^( D4 L9 g9 l; ~4 w4 j6 r4 N
求助各位大神
: c# g: ~: f* t. Z设置区域规则内无法打Vias ( \9 [4 S$ M' ]% g' A, X0 e: _
) B1 b6 o8 ^# r8 f+ ?% @

3 Y9 K; E+ a5 J
: _, I( S3 M9 }1 R0 s( g" G* [3 m, q1 L3 r1 Y

3 X! w  @7 ?) X8 S& r& n

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
ccbo

该用户从未签到
2#
发表于 2021-9-30 16:11 | 只看该作者
那个不是设置禁布区就好了吗？禁止过孔

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

zzj@EDA
  • TA的每日心情
    慵懒
    2025-5-16 15:58

    • 签到天数: 107 天

    [LV.6]常住居民II
    3#
    发表于 2021-9-30 16:27 | 只看该作者
    不能禁止打孔吧，只会提示DRC报错

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    zzj@EDA
  • TA的每日心情
    慵懒
    2025-5-16 15:58

    • 签到天数: 107 天

    [LV.6]常住居民II
    4#
    发表于 2021-9-30 16:29 | 只看该作者
    用shape功能画一个via keepout区域，但是不能禁止打孔，只能提示有DRC报错，然后手动删除VIa就可以了吧

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    回忆着回忆

    该用户从未签到
    5#
    发表于 2021-9-30 17:23 | 只看该作者
    ) x# A  K  K7 [2 Y6 }, A! y4 P

    " l- z* x2 J$ O' ~+ C0 B在对应规则的过孔列表里的过孔全部清除应该就可以了
    9 z2 o$ Q( `% @+ g! v
    2 t. a/ W( W& y8 l: S0 x# T4 ]

    5 O6 O0 K7 r& t! u+ K$ Z0 R% q2 J. ^; C2 Q( }3 K6 I9 R9 W7 k2 L: S7 _

    点评

    支持！: 5.0
    aarom
    支持！: 5
    二種都設,正確解答.  发表于 2021-10-7 16:50

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    ahoya

    该用户从未签到
    6#
     楼主| 发表于 2021-10-4 10:45 | 只看该作者
    问题已自行解决了 谢谢大家

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-23 13:47 , Processed in 0.187500 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表