|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
3D芯片绑定中测试绑定次序对成本的影响
^- Y# ^/ D9 t+ `8 ?摘要:针对3D SICs(3D Stacked Integrated Circuits ,三维堆叠集成电路)在多次绑定影响下的成本估算问题，现有的方法忽略了实际中经常发生的丢弃成本,从而使得理论的测试技术不能很好的应用于实际生产.本文根据绑定中测试的特点,提出了一种协同考虑绑定成功率与丢弃成本的3D SICs理论总成本模型.基于该模型,提出了一种3DSICs最优绑定次序的搜索算法.最后,进一步提出了减少绑定中测试次数的方法,实现了“多次绑定、一次测试”,改进了传统绑定中测试“一绑一测”的方式.实验结果表明,本文提出的成本模型更贴近于实际生产现状,最优绑定次序、最优绑定中测试次数可以更加有效指导3D芯片的制造.
v, h: ?6 ~% s' o' `4 [) r关键词:丢弃成本;成本模型;绑定次序;绑定中测试;测试次数优化
: `! g* i# G) O2 K ~- C3 P t& ~+ u- Z' c
* G/ M! V2 c! ~7 G. e0 N
* d4 H3 N9 c. Q5 {+ H) t% V! V" i7 J6 u |
|
/1 
发表于 2021-9-29 10:25
收藏
淘帖
支持！
反对！