找回密码
 注册
关于网站域名变更的通知
查看: 2391|回复: 17
打印 上一主题 下一主题

DDR3布线的疑惑

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-8-16 17:15 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我看了iMX6UL的官方设计,有个疑惑,字节组内DQS和DATA线可以不一样长?比如下面的DQS0 比 DATA[7:0]长了大概有~110mil,为啥DQS要比他长?* a3 ^* ?2 |: s
从他的layout上看 DQS0 明明可以按990mil布线,但是他走了1110mil。。
+ z$ |! ^/ |* n4 `; Q这样有影响吗?是可以被ddr training接受的吗?
+ J: x: t. N  l* u; J) m1 x) X1 S. [

+ k8 p4 w2 O: E. T% n3 D  B5 b, b9 _" i3 ~  j: n
DRAM_SDCLK0_N1474.547
DRAM_SDCLK0_P1478.036
DRAM_ADDR01456.372
DRAM_ADDR11383.264
DRAM_ADDR21383.865
DRAM_ADDR31377.21minimum
DRAM_ADDR41460.093
DRAM_ADDR51385.589
DRAM_ADDR61385.052
DRAM_ADDR71468.929
DRAM_ADDR81456.697
DRAM_ADDR91389.506
DRAM_ADDR101463.336
DRAM_ADDR111455.482
DRAM_ADDR121457.502
DRAM_ADDR131489.418
DRAM_ADDR141381.572
DRAM_ADDR151455.742
DRAM_SDBA01391.499
DRAM_SDBA11378.845
DRAM_SDBA21392.906
DRAM_RAS_B1456.112
DRAM_CAS_B1396.785
DRAM_SDWE_B1379.31
DRAM_CS0_B1397.098
DRAM_CS1_B1457.976
DRAM_SDCKE01500.327maximum
DRAM_SDCKE11475.134
DRAM_ODT01388.913
DRAM_ODT11456.594
DRAM_RESET_B1394.69
DRAM_SDQS0_N1111.194
DRAM_SDQS0_P1110.196
DRAM_DQM0992.587
DRAM_DATA0991.092
DRAM_DATA1997.784
DRAM_DATA2998.88
DRAM_DATA3992.781
DRAM_DATA4998.4
DRAM_DATA5998.351
DRAM_DATA6995.83
DRAM_DATA7997.645
DRAM_SDQS1_N1024.715
DRAM_SDQS1_P1023.824
DRAM_DQM11019.876
DRAM_DATA81021.889
DRAM_DATA91020.667
DRAM_DATA101025.673
DRAM_DATA111029.274
DRAM_DATA121027.033
DRAM_DATA131025.052
DRAM_DATA141025.595
DRAM_DATA151022.981
" c+ r- i2 c, w6 C& ~
. L2 j8 P( F0 O. ^

" b8 C0 e4 `% l3 H/ s0 {# s3 O. {9 h
4 o* [3 {- [1 h. e% u" `( ]) U. U9 E
) v, I# M6 Z/ z% T; ]2 Z' e

该用户从未签到

推荐
 楼主| 发表于 2021-9-2 14:21 | 只看该作者
hjseek 发表于 2021-8-24 20:19% M: v* g: o" ^9 X* F: `8 M
iMX6芯片的主频低,同组数据线等长差距大点应该也可以用,当然也不排除他们做了仿真验证,还计算了芯片内部 ...

& b/ t% S1 _% ^4 P, `9 s我自己按照正常字节分组方式布线跑了没问题DDR3 400MHz超频到550MHz都能稳定。$ h3 s' S5 s- P: l
5 z* Q3 i+ V: ^, ?( g, }  }3 a

' j+ ?" D$ ]. |& A. M! c9 z我只是好奇官方demo那个布线,为啥长度是那样的。
/ [8 s0 I) v9 z% t  ~8 `+ t) ^6 D& A0 ^" r' h- `" `

该用户从未签到

推荐
发表于 2021-8-20 11:02 | 只看该作者
mengxp 发表于 2021-8-18 10:10, g  s/ n, T0 ~' M/ e/ O1 N
道理是那么个道理,我只想知道,明明可以走1000mil,为啥要绕成1110mil,是故意绕成1110还是意外?
! A8 C0 V# R9 v# n4 i
个人觉得公版只是说这版调试出来没问题,不代表所有的处理方式都是最优的% W0 i+ p. T, o0 J' d' l; T4 Q& N

该用户从未签到

推荐
发表于 2021-8-24 20:19 | 只看该作者
iMX6芯片的主频低,同组数据线等长差距大点应该也可以用,当然也不排除他们做了仿真验证,还计算了芯片内部延时。
2 S1 V' v( C! K  Y! I% {; V+ g个人建议:/ o) D9 N  S# H/ v: |6 O
如果你是复用设计就直接套用吧。: ?* o7 g; j% [" e, n8 H: p( T* ~
如果是有改动,那就按自己的要求来做等长。

点评

我自己按照正常字节分组方式布线跑了没问题DDR3 400MHz超频到550MHz都能稳定。 我只是好奇官方demo那个布线,为啥长度是那样的。  详情 回复 发表于 2021-9-2 14:21

该用户从未签到

2#
发表于 2021-8-16 18:41 | 只看该作者
看看别人怎么说: z& F, b8 a: n. J2 H

该用户从未签到

3#
发表于 2021-8-16 23:16 | 只看该作者
本帖最后由 leese2002 于 2021-8-16 23:20 编辑
3 V* e/ H( f$ _
6 U/ ?5 P) o# s( B1 C% PDQS时序滞后于DATA 0-7,不知道这么理解对不对。因为DATA建立好了,DQS到来,触发时序电路发生逻辑翻转

该用户从未签到

4#
发表于 2021-8-17 08:16 | 只看该作者
规则约束计算pin delay了?

该用户从未签到

5#
发表于 2021-8-17 10:43 | 只看该作者
1、pin dalay 和 Z轴过孔 长度是否加上,2、公板很多就是随便拉拉,做得极差,没法看。

该用户从未签到

6#
 楼主| 发表于 2021-8-18 10:10 | 只看该作者
道理是那么个道理,我只想知道,明明可以走1000mil,为啥要绕成1110mil,是故意绕成1110还是意外?

点评

个人觉得公版只是说这版调试出来没问题,不代表所有的处理方式都是最优的  详情 回复 发表于 2021-8-20 11:02

该用户从未签到

9#
发表于 2021-8-24 20:18 | 只看该作者

该用户从未签到

11#
发表于 2021-9-13 09:23 | 只看该作者
Thank very much
9 s, }8 t8 q! Y: O/ w

该用户从未签到

12#
发表于 2021-9-14 09:44 | 只看该作者
是不是可以理解成为,绕等长时候以dqs为基准,但是绕线水平不行基准没有优化最短然后误差设置的比较大,就会造成这种显示

该用户从未签到

13#
发表于 2021-10-9 16:44 | 只看该作者
DQS要以SCLK为基准,太短了,估计会出现时序的问题。要看一下Layout里的具体说明。

该用户从未签到

14#
发表于 2023-4-10 13:05 | 只看该作者
  • TA的每日心情
    开心
    2023-4-13 15:06
  • 签到天数: 1 天

    [LV.1]初来乍到

    15#
    发表于 2023-4-12 19:19 | 只看该作者
    学习一下了
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-14 07:58 , Processed in 0.156250 second(s), 33 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表