|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
PCB设计就像做人一样,从来不是一件随心所欲的事,从画原理图到布局布线,设计者都需要遵循一定的规则。本文,板儿妹和大家分享PCB设计的16个重要原则,大家一定要知道并牢记噢~
! k0 S& b$ {9 d% |; f: [1 p. v5 s S2 o7 P( F5 ~" }8 l" `2 R. e
* s- I7 }: c5 e, D! V+ d2 S
PCB设计需要知道的16个原则
2 U4 j4 n2 X7 v4 x& }
7 E% Y: e- G5 j/ E9 W$ u1、PCB布局设计时,应充分遵守沿信号流向直线放置的设计原则,尽量避免来回环绕。) K( H/ U0 p3 m: X
7 j9 p2 g9 X' I9 {7 @$ c, j# a. G: o' Y原因:避免信号直接耦合,影响信号质量。' J4 J5 r f% n& j
) W- S6 j( W5 t3 a2、在PCB板上,接口电路的滤波、防护以及隔离器件应该靠近接口放置。. V' t3 ]% Y4 {7 w
+ |9 o* Y& G7 l5 _7 `0 C
原因:可以有效的实现防护、滤波和隔离的效果。8 Z$ Q" `' r6 U) e. O- H
% H# r2 h8 v* Y/ g4 d5 s# H
3、如果接口处既有滤波又有防护电路,应该遵从先防护后滤波的原则。4 D$ L6 F3 v/ e' u8 b2 |* C
2 |0 P2 i! ?, X4 U
原因:防护电路用来进行外来过压和过流抑制,如果将防护电路放置在滤波电路之后,滤波电路会被过压和过流损坏。0 s( M& |$ U/ q
& h" T6 `9 q0 ^) M# j# L9 K
4、PCB时钟频率超过5MHZ或信号上升时间小于5ns,一般需要使用多层板设计。
! ]& @2 N! a7 l @" M' O" z. `! R! M/ W3 d/ X
原因:采用多层板设计信号回路面积能够得到很好的控制。. L* h6 n* w) _6 C6 {& p
0 r8 N7 [% o& y8 V3 l3 M4 c5、对于多层板,关键布线层(时钟线、总线、接口信号线、射频线、复位信号线、片选信号线以及各种控制信号线等所在层)应与完整地平面相邻,优选两地平面之间。; }% j. b7 D: ~) T* k* M
( n1 a9 b6 }) ^" d3 [& `* b7 K9 [5 _原因:关键信号线一般都是强辐射或极其敏感的信号线,靠近地平面布线能够使其信号回路面积减小,减小其辐射强度或提高抗干扰能力。& H7 T1 G5 x7 a9 ?- U
% h% |. v b0 D- o) A6、多层板中,电源平面应相对于其相邻地平面内缩5H-20H(H为电源和地平面的距离)。2 t0 [7 |: j( @+ M& N1 t
t& ?' I1 C3 y8 C1 B/ d8 u6 O
原因:电源平面相对于其回流地平面内缩可以有效抑制边缘辐射问题。
) L; y+ B4 M- k' e- @: u4 _6 r( Z* z# M; f; ^) M
7、在分层设计时,尽量避免布线层相邻的设置。如果无法避免布线层相邻,应该适当拉大两布线层之间的层间距,缩小布线层与其信号回路之间的层间距。
+ E1 U. M7 t+ F! n! }* _
4 @0 K# ]9 z3 M; G# s- e原因:相邻布线层上的平行信号走线会导致信号串扰。
1 l+ i; r2 i S" }- D7 V P7 ]2 `4 h
8、晶体、晶振、继电器、开关电源等强辐射器件远离单板接口连接器至少1000mil。) `0 |9 v2 _" Q3 F* P* g$ I! j
: o. S/ ~" |- V0 _7 Y$ K8 r原因:将干扰会直接向外辐射或在外出电缆上耦合出电流来向外辐射。% `. f* @+ Q$ e. o, l! h
7 c( f) v: u: z/ e
2 Q, i! @1 I" U, P( [- i( V; n7 J9、敏感电路或器件(如复位电路、:WATCHDOG电路等)远离单板各边缘特别是 单板接口侧边缘至少1000mil。* s: h, u' o8 y2 k
) e( _5 @9 \! F ]
原因:类似于单板接口等地方是最容易被外来干扰(如静电)耦合的地方,而像复位电路、看门狗电路等敏感电路极易引起系统的 误操作。
7 W1 E1 n+ ?" [. ]( `
5 [: K" W# O; y' B. A) ~2 I10、PCB走线不能有直角或锐角走线。$ x R4 f( E% G' O3 s, ?% e
; A- v T8 `) R J4 [2 T原因:直角走线导致阻抗不连续,导致信号发射,从而产生振铃或过冲,形成强烈的EMI辐射。
. n! @* ~, R, X$ R9 n$ `( d/ [" S# y( E7 @: y+ I9 X- C
11、尽可能避免相邻布线层的层设置,无法避免时,尽量使两布线层中的走线相互垂直或平行走线长度小于1000mil。4 _% w9 r ]$ A" E3 S+ L V9 L* m
' C: j. ~9 O3 [+ Y; W原因:减小平行走线之间的串扰。
% b8 d! o/ r1 X g, f5 \/ F; w7 _1 S& k0 p6 w# ]% F6 q
12、时钟、总线、射频线等关键信号走线和其他同层平行走线应满足3W原则。9 m! F. F; R9 T# d2 A5 [
( p# a: K8 w8 R( [8 s
原因:避免信号之间的串扰。
! ^( {' I" e2 M. c( W% x4 [- T
7 O7 x8 q2 g7 \0 b* g13、关键信号走线一定不能跨分割区走线(包括过孔、焊盘导致的参考平面间隙)。
7 ]; ?2 N! `' H* z4 J1 ?# d/ c8 y: Y7 o# x5 a
原因:跨分割区走线会导致信号回路面积的增大。& e Q! K6 n4 J3 i
& Y, @8 G# @, Y6 g6 \. x
14、信号线(特别是关键信号线)换层时,应在其换层过孔附近设计地过孔。
' N' O* n3 z# _( q* d2 J
R# b& S" p) ~9 a, O% d4 N, j原因:可以减小信号回路面积。
) \4 `; H9 b1 a4 P: ^. H# D/ R8 w6 ^, x U) G) G. \- p5 f% p: `
15、关键信号线距参考平面边沿≥3H(H为线距离参考平面的高度)。: H+ U* p8 i1 G- r
1 T3 k, d) O5 Z, L7 B6 x原因:抑制边缘辐射效应。
( H$ F+ T8 G& Z: x- o2 ]/ K/ f. l3 z
16、对于金属外壳接地元件,应在其投影区的顶层上铺接地铜皮。# f6 C0 C9 M5 @: G. n9 v
3 I4 J* ?) O" G1 y2 D
原因:通过金属外壳和接地铜皮之间的分布电容来抑制其对外辐射和提高抗扰度。 |
|