找回密码
 注册
关于网站域名变更的通知
查看: 482|回复: 0
打印 上一主题 下一主题

LT8911成熟方案LVDS转EDP万能转接板

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-8-10 16:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
功能:LT8911是一颗将LVDS信号转换成EDP信号的转接芯片% s) T7 T' E( B: R# v
其应用图如下:8 i8 M: ]; w) [) e' W2 N# ]# {, u7 r
: o) k; D1 Z' ]7 t

1 S* J1 H# E# g5 O4 ~7 N7.1.2产品特征:4 h7 K3 g5 p5 U1 z
输入:Single/Dual link
" M& {! d" w) z; J: [/ Q6 PLVDS输出:EDP
1 d' n) H2 \, e/ c7 Q- m. oEDP接口:
: X% l4 u# C& I, t# L1/2/4-lane eDP @ 1.62/2.7Gbps per lane
9 Y: C' r, k) f& b: HFHD to WQXGA (2560*1600) supported
: e' x) d# f5 z- @6 dSingle-Port MIPI input
8 B* x. y: r0 U6 u+ t§ 1 clock lane and 1~4 configurable data lanes$ S2 p2 J6 ?+ N
§ 80Mb/s~1.5Gb/s per data lane1 g6 b' m% c/ ~2 `6 k! ~/ q
§ Data lane and polarity swapping§ Only Non-Burst Mode supported/ P; O$ ?/ F5 Y+ w+ [$ a
§ Support 18/24/30/36-bit RGB format/ C7 i) f; F) }. ]1 [
LVDS Input:
. [* y5 ^" o0 B/ ~' JSingle/Dual-channel 6/8bit LVDS (Sync) inteRFace
- W6 _6 s0 H1 c5 h& [; n. }/ D+ o( T400Mbps to 1Gbps per data pair2 m8 j2 S/ B7 d  ~( E, d- }+ f
Channel and polarity swap supported) s% p! Z1 [) O! T" b
晶振:25MHz6 [8 q7 o! F3 E/ s4 j/ K
通信:IIC( {( H$ D8 c5 l7 Z# c* N: M
电源:PowerSingle 1.8V supply powerTemperature
4 D5 R! \* Q0 W1 R- G; Urange: -40℃~85℃;( H4 C% `% {: o- ?6 _+ t% H5 ~
7.1.3 应用产品:广告机,平板、医疗器械、车机、显示器、小电视、车载电视等5 P8 f  E, @( F
7.1.4 应用平台:RK、全志、M-star、炬力等
$ r- w. Q4 C/ }7.1.5 推广确认事项:$ A8 [0 K/ I; D1 o$ |! X3 G
A、确认客户使用屏的分辨率,最常用的是1366x768@60Hz和1920x1080@60Hz。
/ u- V' ]/ i7 F2 K  `B、确认客户的信号源,此芯片只支持Single/Dual LVDS和MIPI666/888输入。$ k- K7 d7 W3 s0 D8 N$ U. j
C、此芯片转换是bypass,不支持信号的缩放,客户点什么分辨率的屏就要输入相应分辨率的信号,一般LVDS IN1366x768使用单路LVDS;1920x1080使用双路LVDS。' ]1 g: v$ z6 C6 g  y
D、此芯片不是纯硬件转换芯片,需要通过IIC进行初始化,初始化一般使用客户CPU进行,这样方便控制时序也节省成本,如果不使用客户CPU进行初始化就要另外加mcu进行配置。
; x" T1 N" f& G5 g9 _E、此芯片本身是可以支持到4K的分辨率,但是由于信号源输入的限制,实际应用分辨率可以达到1080P左右,但是达不到2K@60Hz。
- m6 Y, \- U5 }7.1.6 设计注意事项:
7 t" p3 e" F& ~1 X, H" P( |8 c; R( LA、LT8911设计的时候要特别注意输入输出的走线问题,要做好屏蔽以免信号受到干扰。
2 d6 `* H/ X7 S& q, f+ l( J  cB、注意电源滤波' o' \' e3 _% ^+ I- _  i6 N
C、设计的时候预留LVDS信号要预留阻抗匹配电阻% I- }8 O  W+ \6 j' ~2 Q7 ~+ w
D、设计的时候复位脚最好由客户CPU的GPIO口进行控制,以便控制整个方案的时序,避免后面出现问题。
( b9 I' a2 n& J9 K* V# x
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-12 18:25 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表