提高PCB板抗电磁干扰的能力措施

nut1

1、需要特别注意抗电磁干扰的系统

　　（1）微控制器时钟频率特别高、总线周期特别快的系统。

　　（2）系统含有大功率、大电流驱动电路，如产生火花的继电器、大电流开关等。

　　（3）包含微弱模拟信号电路及高精度A/D转换电路的系统。

) Z" A" X. ~* n) J8 ~( A

2、应采取的抗干扰措施

　　（1）能用低速的就不用高速芯片，将高速芯片用在关键地方。

　　（2）可用串电阻的方法降低控制电路上升沿/下降沿跳变速率。

　　（3）尽量为继电器提供某种形式的阻尼电路。

　　（4）使用满足系统要求的最低时钟频率。

　　（5）时钟产生器尽量靠近使用该时钟的元器件，石英晶体振荡器外壳应接地。

　　（6）用地线将时钟区包围，尽量缩短时钟线长度。

　　（7）mcu无用端要接高电平或者接地，或者定义为输出端，集成电路上该接电源/接地的引脚都要接电源/接地，不要悬空。

　　（8）门电路输入端闲置不用时不要悬空。闲置不用的运算放大器正输入端应接地，负输入端应接输出端。

　　（9）PCB应尽量使用45度布线，而不用90度布线，以减小高频信号对外的发射与耦合。

　　（10）PCB按频率和电流开关特性分区，噪声元器件与非噪声元器件的距离尽可能远。

　　（11）单面板和双面板用单点接电源和单点接地，电源线和地线应尽量粗，在经济方面能承受的情况下，可以使用多层板以减小电源/地的寄生电感。

　　（12）时钟、总线及片选信号远离I/O线和接插件。

　　（13）模拟电压输入线、参考电压端应尽量远离数字电路信号线，特别是时钟线。

　　（14）A/D类器件，数字部分与模拟部分宁可统一也不要交叉。

　　（15）关键的线应尽量粗，并在两侧加上保护地。高速线要短且直。

　　（16）尽量选用短引脚的器件，去耦电容引脚也尽量短。

　　（17）对噪声敏感的线不要与大电流、高速开关线平行。

　　（18）弱信号电路、低频电路周围不要有电流环路。任何信号都不要形成环路，若不可避免，应使环路区尽量小。

　　（19）为每个集成电路添加一个去耦电容；每个电解电容边上都要接一个小的高频旁路电容。

　　（20）尽量使用大容量的钽电容而不用电解电容，作为电路的充放电储能电容，使用管状电容时外壳要接地。

# \$ v2 B4 W7 T! o" ~5 D* R5 P

keep

能用低速的就不用高速芯片，将高速芯片用在关键地方。

dull

时钟产生器尽量靠近使用该时钟的元器件，石英晶体振荡器外壳应接地。