|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
面向分组密码的可重构异构多核并行处理架构 : ]" o9 r, C. S# B2 q% U% l, q! [
摘要:现有的可重构分组密码实现结构中,专用指令处理器吞吐率不高,阵列结构资源利用率低、算法映射过程复杂.为此,设计了分组密码可重构异构多核并行处理架构RAMCA( Reconfigurable Asymmetrical Multi-Core Architec-ture) ,分析了典型SP(AES-128 ) 、Feistel( SMS4)、L-M(IDEA)及 MISTY(KASUMI)结构算法在RAMCA上的映射过程.在65nm CMOS 工艺下完成了逻辑综合和功能仿真.实验表明,RAMCA 工作频率可达到1CHz,面积约为1.13mm' ,消除工艺影响后,对各分组密码算法的运算速度均高于现有专用指令处理器以及Celator,RCPA和 BCORE等阵列结构密码处理系统.8 f" G8 S- D1 i/ H1 q' W
关键词:分组密码;异构多核;可重构;并行处理;密码处理器8 t4 v0 w/ f7 F: `. L) u* s. `
6 `. o8 l2 M9 L3 u% ~; R1 A
8 o: W2 s& B, Q; H' v$ C4 j% [+ V' s5 W- H0 u* X8 l+ }
|
|
/1 
发表于 2021-6-18 10:18
收藏
淘帖
支持！
反对！