找回密码
 注册
关于网站域名变更的通知
查看: 637|回复: 2
打印 上一主题 下一主题

6月15日(周二) 【电巢直播】—《FPGA on Board FIR数字滤波器的FPGA实现》

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-6-15 10:10 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 电巢直播 于 2021-6-15 13:08 编辑 4 O/ K. N. _% W7 p6 ]
; {- [8 m. m3 w: F( y
FPGA on Board FIR数字滤波器的FPGA实现
直播时间:6月15日 晚上20:00
直播老师:荣庆安老师、党万胜老师
1、直播内容简介

& @' R) i' ^/ M: g8 l  `
数字信号处理在数字世界中近年来得到了广泛的应用几十年来,由于它能够通过降低与设计和实现相关的成本。所以它变成了取代大量应用程序,成为模拟信号处理的竞争对手。
7 a6 X6 c2 @5 c! @  e8 o( _
数字化信号处理可以应用于各种应用,其中一些应用包括速度、图像和音频处理。作为数字信号处理分支之一的数字滤波器,也受到了人们越来越多的关注。它是通信、语音、图像、自动控制、雷达、航空航天、医疗等领域中的满足一种基本处理部件,具有稳定性好、精度高、灵活性大等突出优点。     
, o4 q4 Q1 X0 t# n% [% k
在数字系统中,特别是无线通信,除A/D转换前的抗混叠滤波和D/A转换之后的抗镜像滤波必须采用模拟滤波器外,其他场合优先可采用数字滤波器。而滤波器作为系统前端部分,对信号进行预处理。滤波性能的优劣直接影响下一级信号处理,故高性能滤波器在系统占据重要位置。

3 w7 V4 `5 _" p) ~# I
数字滤波器:FIR(有限冲激响应,Finite impulse response)滤波器和IIR(无限冲激响应,Infinite impulse response)滤波器两大类。FIR的特点是:线性相位、消耗资源多;IIR的特点是:非线性相位、消耗资源少。由于FIR系统的线性相位特点,设计中绝大多数情况都采用FIR滤波器。FIR(Finite Impulse Response)滤波器:有限长单位冲激响应滤波器,又称为非递归型滤波器,是数字信号处理系统中最基本的元件,它可以在保证任意幅频特性的同时具有严格的线性相频特性,同时其单位抽样响应是有限长的,因而滤波器是稳定的系统。因此,FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。
2、讲师介绍
荣庆安老师:1 R$ f4 C6 {/ D  T* f

0 d6 n/ B! q$ I
原华为器件可靠性技术首席专家
EDA365论坛特邀版主

' e9 O- I* }+ h3 k1 ^
原华为器件可靠性技术首席专家、器件工程专家组主任、器件归一化工作奠基人。20多年交换机、路由器、传输、基站等产品器件工程设计。主持多项重大失效问题攻关,完成了逻辑、储存、光器件等领域器件优选库建设。参与中国器件标准工作,国内外发表论文4篇,获器件相关6项发明专利。
/ y  N, f+ [% |: r% e
党万胜老师:

0 M! t4 y/ _! Q# R$ G
党万胜是北京奥肯思创新科技有限公司的应用工程师,长期从事mentor Graphics公司(2018年被Siemens公司收购)的FPGA设计工具的技术支持工作,在FPGA的设计与验证方面有丰富的经验,目前主要开展DO-254符合性咨询工作。
" ]; V4 K' ~6 x. h" H
% I: q8 i3 G# E  p
3、直播要点

: I& B4 V( K9 ^9 O; W; M# t' T
介绍FIR数字滤波器的基本原理,基于FIR数字滤波器基本原理采用Siemens EDA工具实现FIR数字滤波器,并在载有Xilinx公司的FPGA器件的验证板上进行实物测试,通过该演示让观众更加直观地了解FIR数字滤波器的实现原理。
# K4 J/ @* S0 ]: V1 j
4、直播特色

. `/ @& u" R* P/ Y5 ^9 a$ u' Q
  • 数字滤波器流程图;
  • Vivado2017.4与modelsim se10.5进行联合仿真

    * q6 p6 Z& l9 u9 G+ ?2 G4 ~. x
8 f& Y3 k* U: N4 Y
& @8 o& b% R: _
5、适合对象
  • FPGA工程师
  • 相关专业学生
    直播主题:FPGA on Board FIR数字滤波器的FPGA实现
    直播时间:6月15日 周二 晚20:00
    直播讲师:荣庆安老师、党万胜老师

    - m7 d  Z+ g+ E) O6 {" x0 Q关于直播内容,您可以将相关技术问题在下方进行发帖提问。直播中,老师会进行答疑~

      {) `7 N; @! |3 X
4 B) U) z$ d$ O- R

该用户从未签到

2#
发表于 2021-6-15 13:47 | 只看该作者
感谢荣老师课程

该用户从未签到

3#
 楼主| 发表于 2021-6-17 11:33 | 只看该作者
本帖最后由 电巢直播 于 2021-6-17 11:38 编辑
5 O* j+ J& e$ X' Q8 N& V( K: V/ F5 N6 Z, c+ c
6月15日直播间答疑  p5 @" T- A) L# j) W! [
, T5 g5 `3 N$ u% B; m6 N2 {
6月15日直播——FPGA on Board FIR数字滤波器的FPGA实现: f% R5 E/ h5 R0 q' P  N
8 _2 D7 x8 b8 }4 L  h2 E8 b. b
# v, p- w! q2 Q! J2 r# u% i5 W  `
网友:1、 System generator和直接IP方式设计设计有何差异?
  Z/ |% I6 Q5 J& [$ P
老师:System Generator for DSP™是业界领先的体系结构级*设计工具,用于在Xilinx设备上定义、测试和实现高性能DSP算法。作为MathWorks Simulink®的一个附加工具箱,DSPSystem Generator利用了预先为FPGA fabric优化的IP,用户可以对其进行参数化,以满足算法的质量和成本目标。与传统的RTL开发时间相比,系统生成器的DSP功能与Simulink®提供的丰富的仿真和验证环境的优点相结合,可以在很短的时间内创建产品质量的DSP算法。

# d5 U9 p- V- ^4 m" \% o% P
直接用IP核的方式,是前期在matlab环境中调用TDATool工具进行滤波器设计,除了进行相关滤波器参数设置之外,可以快速的获得滤波器系数,获得了滤波器系数之后,可以快速的在vivado环境中调用滤波器的IP核进行滤波器设计。
# S# y5 @* ?1 y# Q3 b, e( L
和在system generator中产生数字滤波器相比,system generator更加具有针对性,更加灵活,但是最终的结果都是一样的。
; S& \' c0 m4 ^0 D( V. J
网友:2、 功能仿真和时序仿真结果为啥不同

6 S: F2 T  ~& }+ k
老师:功能仿真没有门延时和布线延时信息,主要反映出逻辑本身功能,而时序仿真包含了门延时和布线延时信息,多以导致输出到DAC的数据总线的数据位有时间差,从波形上看到的结果会有差异。

: x3 g1 S* F7 T. c
网友:3、 questa功能仿真和时序仿真结果为啥不同

& s7 g  c/ c. c, d- x( f
老师:参考2中解释

# l" N! L* s5 h- w9 x' e5 W
网友:4、 滤波器系数为什么需要截取24位?

2 G( ^% O& f0 q, A* C
老师:Matlab产生的滤波器系数默认的长度是64位二进制数,都是非常小的数字,为了节省设计资源,考虑截取滤波器系数的长度,将低位数去掉系数本身的数值变化不大,越低的位数对系数的值影响越小,因此我们会考虑截取高24位作为实际滤波器的系数。当然,也可以考虑截取16位,只要在精度范围之内即可。根据实际设计情况确定。

! P7 J' o1 z0 X, a0 Z' d  B
网友:5、 滤波器设计不需要太多理论知识,FPGA工具和Matlab软件联合就可以实现吧?

8 J  m6 ~& M9 N5 M  V4 i
老师:滤波器设计还是需要熟悉数字信号处理的基本知识,只有熟悉了基本知识,设计滤波器才会更加得心应手。通过FPGA厂家工具和matlab可以实现滤波器的设计,无论是xilinx还是intel公司的开发工具均可以和matlab联合设计数字滤波器。
! ^% T+ `$ V0 I5 F8 ?
网友:6、 阶数越多滤波效果越好,但是系数对应的也越多,会占用FPGA更多资源?

3 q; i" P( G$ o; e; C
老师:是的,会占用更多fpga的资源。
  y& Z0 }1 l6 I  d! }. ^
网友:7、 抗混叠滤波器有哪些?
( i. W0 [; c' Y/ b: ?
老师:抗混叠滤波器可以采用常规的四种滤波器,巴特沃斯(Butterworth)、贝塞尔(Bessel)、切比雪夫(Chebyshev)、椭圆(Elliptic);每种滤波器各有特点。

' L/ Q( b8 N& \$ Y
网友:8、 滤波器用DSP实现与FPGA实现优缺点?
& C) U7 I" C6 }3 q; l  |
老师:DSP的乘累加是串行运行,吞吐率低;FPGA可以实现乘累加并行执行,吞吐率高。具体采用那种方式应该结合实际应用情况确定。

- K' e. W4 @: F, X7 w, G
网友:9、 滤波器系数设定考虑哪些。

% D7 J. F! r1 `0 m( r6 f: M8 v
老师:关键参数是在通带内的衰减量(或纹波)、阻带内的预期滤波器滚降、过渡区域的陡度,以及不同频率通过滤波器时的相位关系        。如下图所示:

/ ~1 t" X( z9 l! v: [
6 ?4 |# ~7 y4 s$ j. y

6 E" h% y1 z0 e& O* a' t
网友:10QuestaSim仿真与其他工具仿真优势?
3 A1 j& A" M$ v
老师:支持windows操作系统,界面友好,操作容易,非常适合FPGA的仿真。
  u, n, H6 L) m/ K3 @2 L
网友:11matlab可以直接生成code,用VivdaoIP的价值在哪里?

6 J3 X  _9 p% q$ W8 J3 ^. \
老师:殊途同归,根据设计人员的意愿确定。

/ M* G" U. d, r% o$ _+ m
网友:12请问滤波器结构中串联型、直接型、并连型有什么区别吗?

. C* L( j7 V) k6 t+ y; C
老师:请参阅网上文章《matlab 级联型转直接型,数字信号处理-等波纹数字FIR低通滤波器公牛与激情的博客-CSDN博客

6 _4 e* j2 k. n- Y1 F
网友:13、维纳,高斯滤波算哪种?
" J# H7 T+ B5 c' r6 \
6 Y8 e8 M/ x) o0 M; q
老师:不同的滤波器类型,无限于FIR还是IIR滤波器,只是滤波器实现的原理不同。
* R% a9 r) T- Z: T
# u  q. k' I2 F/ Q8 C# r

1 k% T! z& C. w8 D+ o4 ^3 n6 Z: K" M, y5 V3 [9 X5 S
% Z( z: Y. X- M

; ?/ ]5 I* m9 H2 z3 H
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-10 04:52 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表