09:00 - 09:30 | 來賓報到 |
09:30 - 09:40 | |
09:40 - 10:10 | |
10:10 - 10:40 | Allegro/OrCAD V16.5產品系列架構 | (Cadence / Brad) |
|
10:40 - 10:55 | 中場休息 |
10:55 - 11:55 | Allegro/OrCAD V16.5全流程的新功能介紹 | (Graser) |
|
11:55 - 12:20 | Allegro V16.5在封裝與SiP整合式設計的新功能介紹 | (Cadence / Brad) |
|
12:20 - 13:30 | 午餐 |
13:30 - 14:30 | Track A | Cadence IC/PKG/Board整合設計3 J5 S$ ~# T8 ]
(Cadence / Kevin) |
| Track B | PDN電源設計新體驗
5 `3 S' A. i( q) ?, p/ O: G(Cadence / Charlie ; Joseph) |
|
14:30 - 14:50 | 中場休息 |
14:50 - 16:20 | Allegro PCB V16.5新功能應用& }2 d- \8 }3 ^. D; U
(Graser) | Allegro SI V16.5新功能應用
2 w0 u$ B# ^1 y8 g; {: G(Graser) |
16:20 - 16:30 | 抽獎 |