找回密码
 注册
关于网站域名变更的通知
查看: 556|回复: 2
打印 上一主题 下一主题

PCB布线设计(五)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-4-14 15:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

7 C' l9 q2 q  @' r) ?- l3 {要解决信号完整性问题,最好有多个工具分析系统性能。如果在信号路径中有一个A/D转换器,那么当评估电路性能时,很容易发现三个基本问题:所有这三种方法都评估转换过程,以及转换过程与布线及电路其它部分的交互作用。三个关注的方面涉及到频域分析、时域分析和直流分析技术的使用。本文将探讨如何使用这些工具来确定与电路布线有关问题的根源。我们将研究如何决定找什么;到哪里找;如何通过测试检验问题;以及如何解决发现的问题等。
) t/ ^7 C& N( }+ \/ `  Y
- w; _+ I: O/ r  e. d8 D+ p+ J) ~    v& N, `# P0 k
图1 SCX015压力传感器输出端的电压由仪表放大器(A1和A2)放大。在仪表放大器之后,添加了一个低通滤波器 (A3),以消除来自12位A/D转换器转换的混叠噪声。 3 @/ s% B% C  }3 o( x

. d6 u" m) q5 \* s8 Y+ P$ c1 @1 K) t7 M  ( P" y* M8 ^3 g7 q6 u1 s

( N) k' q- s0 X; J图2 来自于12位A/D转换器MCP3201的数据的时域表示,产生了有趣的周期信号。此信号源可追溯到电源。
. p5 z, P) n6 Q6 T
$ w; V+ m6 F- n7 l; O9 I' C0 X 
. N2 t; g6 D$ t  g2 ?9 |
/ X) C: I# P3 g$ g图3 电源噪声充分降低后,MCP3201的输出码一直是一个码,2108。 ( F* Q( b2 \8 X. J; a: z
. u! N( I0 e: E; K2 T+ Z
 
1 s) }5 b% u6 o9 b" {
: D6 G" l, L* p: V! h2 C1 K  本文要论述的电路如图1所示。' D  p9 O) g2 i3 H0 P% C" W
  
1 w! W$ _" C& u! ^) ^3 |电源噪声
  X* t% A" c, a$ G
1 L0 T4 c( l7 ^* u$ q+ C9 Z5 q  电路应用中的常见干扰源来自电源,这种干扰信号通常通过有源器件的电源引脚引入。例如,图1中A/D转换器输出的时序图如图2所示。在此图中,A/D转换器的采样速度是40ksps,进行了4096次采样。4 R  J' _* q% O' k

1 Q8 e  B8 @8 {. b' A7 n0 U  在此例中,仪表放大器、参考电压源和A/D转换器上没有加旁路电容。另外,电路的输入都是以一个低噪声、2.5V的直流电压源作为基准。
* c4 {* O: T2 X- q
7 j; W7 u$ w! f6 o% X6 _# G, M  对电路的深入研究表明,时序图上看到的噪声源来自于开关电源。电路中添加了旁路电容和扼流环。电源上加了一个10mF的电容,并且在尽可能靠近有源元件的电源引脚旁放置了三个0.1mF的电容。在产生的新时序图上可以看到,产生了稳定的直流输出,图3所示的柱状图可验证这一点。数据显示,电路的这些更改消除了来自电路信号路径的噪声源。
: A  m/ m; t/ x* Z3 P+ A9 _
9 w1 Y, X& }3 W  p 
) ]4 S6 x) N1 A. k9 }/ ]造成干扰的外部时钟
) |! Q4 o; l2 b) R! q% n , r) h0 I, e% V. S. F, K
  其它系统噪声源可能来自时钟源或电路中的数字开关。如果这种噪声与转换过程有关,它不会作为转换过程中的干扰出现。但是,如果这种噪声与转换过程无关,采用FFT(快速傅立叶变换)分析,可以很容易发现这种噪声。0 |% P2 q# Y" r
1 }" p. z+ \* O- ^2 v' b+ c1 G
    
) U- a) [8 T3 R8 x$ q. F
9 h$ h# \7 o  u+ I( c/ Y- _图4 耦合到模拟走线的数字噪声有时被误解为宽带噪声。FFT图可以很容易识别这种所谓 “噪声”的频率,因此可识别出噪声源。
9 `1 ^+ y6 M8 |4 f: @' g$ X# S9 T" X1 [0 u" P6 ?
  ) v) _# ?; h; u: j% r+ r, P( @

" u  c7 [+ s8 Z& g$ A9 b图5 放大器轻微过激励,会使信号产生失真。通过这种转换的FFT图,可以很快发现信号的失真。 : z8 M; c( @& N( {/ v
 ( I. _  I2 Y+ j  \1 }# i
. b* o; X# K! z/ c
  时钟信号干扰的示例可参见图4所示的FFT图。此图使用了图1所示的电路,并添加了旁路电容。在图4所示的FFT图中看到的激励,由电路板上的19.84MHz时钟信号产生。在此例中,布线时几乎没有考虑走线之间的耦合作用,在FFT图中可以看到忽略此细节的结果。. T  v4 M' u* M0 S' G
" N. [3 z3 B. ?- _$ _; o( K$ _
  这个问题可以通过修改布线来解决,将高阻抗模拟走线远离数字开关走线;或者在模拟信号路径中,在A/D转换器之前加抗混叠滤波器。走线之间的随机耦合在某种程度上更难以发现,在这种情况下,时域分析可能比较有效。, t+ y. @* `6 L

+ V+ }1 _* ]9 j: u; |. p. D# E! x6 b5 N. [4 H* P) \1 e
放大器使用不恰当 ; x" b# i+ p# f; h3 S) V6 C

+ }) u4 Q! t/ x  v5 {  回到图1所示的电路,在仪表放大器的正相输入端施加一个1kHz的交流信号。此信号不是压力传感的特性,但是可以采用这个示例来说明模拟信号路径中器件的影响。9 o9 l+ w; k) k3 n: ?; D
' }4 [* a* G* b) I4 m1 j4 ?; l
  图5所示的FFT图显示了施加上述条件后的电路性能。注意基波看起来有失真,许多谐波也有同样的失真。失真是由于使放大器轻微过激励引起的。解决此问题的方法是降低放大器增益。. z# r2 y3 C) p* X/ C
8 H2 k! R7 R8 {, B

+ d. |# c; _3 X6 ], E" `$ \# V结语 9 T$ f  o# ^0 U; b9 ?$ a, @

. m+ A. k+ L  ^# W  解决信号完整性问题可能会花费很多时间,尤其是当工程师没有工具来解决棘手的问题时。在“窍门箱”中有三种最佳的分析工具:频域分析工具(FFT)、时域分析工具(示波器照片)和直流分析工具(柱状图)。工程师可以用这些工具来识别电源噪声、外部时钟源和过激励放大器失真。0 v* a0 I% i1 i" q

; ~# L- A$ {) P2 K6 s0 z
( P* s- c8 \3 |. D9 E
+ |3 ~) N) J5 j+ J

该用户从未签到

2#
发表于 2021-4-14 16:29 | 只看该作者
PCB布线设计

该用户从未签到

3#
发表于 2021-4-14 17:39 | 只看该作者
66666666666
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-23 09:58 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表