EDA四选一多路选择器的设计

embnn

多路选择器（又称为数据选择器）①功能
% O4 X0 C& a6 G  w' @在选择变量控制下，从多路输入数据中选中某一路数据送至输出端。对于一个具有2n个输入和1个输出的多路选择器，有n个选择变量。
②典型芯片
) d3 e+ |6 w/ X' L+ {( B典型中规模多路选择器有双4路数据选择器74153，其引脚排列图和逻辑符号如图1（a）、（b）所示。
9 C+ ~4 n3 V% `' S9 C

数据选择器74153芯片含两个4路数据选择器，每个选择器接收4路数据输入，产生一个输出，两个4路数据选择器共用两个选择变量。芯片有16条引线，其中1D0～1D3，2D0～2D3为8条数据输入线，A1和A0为选择输入线，1Y、2Y为2条输出线，1G、2G为使能控制端，另外有1条电源线和1条地线。

" j. u9 S: @, @1 g4路数据选择器的输出函数表达式为

" M) B0 v  y; R" Y  B4 ?% H

! T4 f' f" q  q, k  J
8 O+ j* t  m( E) _- k/ S0 H式中，mi为选择变量构成的最小项。
5 O1 q, U8 |1 l: g4 d③应用
多路选择器除完成对多路数据进行选择的基本功能外，还可用来实现数据的并-串转换、序列信号产生以及实现各种逻辑函数功能。
* L$ ?- X) Z9 j
例如采用4路选择器74153实现如下逻辑函数的功能

解给定函数为一个3变量函数，由于4路选择器具有2个选择控制变量，所以用来实现3变量函数功能时，应该首先从函数的3个变量中任选2个作为选择控制变量，然后再确定选择器的数据输入。假定选A、B与选择控制端A1、A0相连，则可将函数F的表达式表示成如下形式：

* V0 J9 C- z* |4 X3 G
显然，要使4路选择器的输出Y与函数F相等，只需：。据此，可画出逻辑电路如图2所示。类似地，也可以选择A、C或B、C作为选择控制变量，选择控制变量不同，数据输入也不同。

+ W8 O8 x! R3 \' M3 ~

4选1数据选择器的设计1、设计背景和设计方案
8 w  C; x6 P6 F+ y7 \. m设计背景：

! ^3 r6 P. S' [1 L8 O该设计是以数字电子技术为基础，实现数据从四位数据中按照输入的信号选中一个数，来实现所期望的逻辑功能。
* A  {! v2 j' a0 e) g5 u
& r+ y" s) t- |% j+ x设计方案：

用拨码开关作四位数据及两位控制端的输入，LED作输出，通过拨码开关组成控制输入端s1和s0不同组合，观察LED与数据输入端a，b，c，d的关系，验证四选一数据选择器设计的正确性。使用逻辑门电路与、或、非的组合来表达4选1数据选择器，通过控制输入的信号来控制输出的信号值。
6 x7 d3 e( c/ }2 Q( h) ]
其逻辑电路如下图：

其示意框图如下：
3 I0 ?+ \7 w8 [/ r
# g$ N0 B  S( f) x4 [其中输入数据端口为DO、D1、D2、D3，A、A为控制信号，Y为输出。
, c. s  e' ~4 m5 E
) j. D# J* I- ?7 C) [. J7 A+ C3 `令AA‘=“OO”时，输出Y=D0;

令AA’=“01”时，输出Y=D1;

8 K/ @4 D" Q* a& l, |: U5 E) H令AA‘=“10”时，输出Y=D2;
  q& C3 ~2 Q) J
令AA’=“11”时，输出Y=D3;
* |% f) m% q$ F1 S+ I

- z4 r8 |" }2 i) R0 \4 u6 y
, x, t1 [, [: H6 W1 o真值表如下：

; [1 d1 {) K& i, J5 i

$ ?3 m' b) y7 f  ~

# b8 a8 K; k0 V' t/ c; s! l2、方案实施
! V! s, K" F- w' v(1)设计思路

( b9 w: X: m* J9 I8 T

4 O% R0 S5 e  R1 M# P% r
; t# i0 c/ V$ w0 a; A( U& N四选一多路选择器设计时，定义输入s为标准以内漏记为SIDLOGIC输出的信号Z的数据类型定义为2位标准逻辑矢量位STD_LOGIC_VECTOR（1DOWNTO0）。使用LBRATY语句和USE语句，来打开IEEE库的程序包STDLOGIC_1164.ALL。当输入信号时，程序按照输入的指令来选择输出，例如输入信号为“OO”时，将a的值给z，进而输出z的值，输入信号为“11”是，将a的值给z，进而输出z的值。若输入信号是已经定义的四个信号之外的值时（即当正条件语句不满足时），输出值为x，并将x的值给输出信号Z。这样即可实现四选一数据选择的功能。

  J$ z5 O$ s" g程序

4 w& @: M, ^8 }( M% A& ]4 ILIBRARY正EE：
* n3 D+ `3 Q2 p8 Q" ]$ c
/ u; z6 i. B! F8 B; }USE
  e3 Q6 _$ |( Q4 L! b# }
IEEE.STD_LOGIC_1164.ALL：
! r3 T( o7 w+ W; t2 Y: i8 \- \
. B2 c7 M7 y- R# JENtiTYmux41is

! p' Q/ s: x2 W. F6 ~( C  aPORT（a，b.c.d：NSTD_LOGIC：
) a5 f7 G& D4 u0 r' X! l1 x' _/ _
  C6 _: D1 [2 j' H0 P* YINSTD_LOGIC_VECTOR（1

' g& P: Z. U0 E. M3 L+ h; w( B6 ~DOWNTO0）：
/ j) }9 s/ R0 a% \+ g) c
$ t- R. j- x- O. p* xSTD_LOGIC）：

7 W+ p  K. {5 I; iOUT
  O, @; B6 L  _  g
END
+ S$ o' x  U5 C5 ?" w' y8 s, K
' Q. P5 e/ C2 Ymux41：

IS
# b+ u1 m% Q6 ?
ARCHITECTUREoneOF
& r. i1 }' ?( ^/ V7 q8 c+ s
6 k5 {/ a$ C7 [mux41

BEGIN

PROCESS（s，a.b.c.d）
9 z5 `5 E& m: b9 ^5 S3 ^4 ~
) [% e! k% n) h, V4 g/ U( _BEGIN

IS

CASES
9 r/ C7 ~3 ~% Q) P2 J' B6 U
) ]2 m! {- o& x& |( r, T5 xWHEN“00”=》z《=a：

WHEN“01”=》z《=b：
; |/ F& `& t8 d2 Q7 p1 x
WHEN“10”=》z《=c：
( @* P$ o( }3 N! S9 n( U
WHEN“11”=》z《=d：
. Y& w0 s, V8 |0 M
' n, o. D7 l+ H8 t' @WHENOTHERS=》z《-=null：

END

CASE;
! K$ Q( d7 e/ f
9 P5 t+ _& r7 f3 K4 L+ k$ vENDPROCESS：

END

one;

运行结果
* k; v0 c" ^/ u0 E5 h$ Z& D1 E7 L+ }
# P3 e. a8 {7 s! D当输入信号“OO”时，输出信号z的值为‘a’：

当输入信号“01”时，输出信号z的值为‘b’;

当输入信号“10”时，输出信号z的值为‘c’：
# w# b) |% q8 b: o9 m8 q. O
当输入信号“11”时，输出信号z的值为‘d’：
* p" M$ \, ]& Q8 V* u
( w6 v! U- S4 E! v4 q, `3 s) g波形仿真及描述

输入：
3 F+ m1 N+ k  }+ g! U6 e" Q  S7 {8 N( |
* Q2 a3 d6 y4 p  g+ N7 c6 o的波形周期为10ns，b的波形周期为5ns，c的波形周期为15ns，d的波形周期为8nsos［1］的波形周期为5ns.s的波形周期为10ns。

- R2 H9 {9 {- Q(2)设计思路

- L" X# K& d9 h8 A3 {: h) v定义6个输入信号，一个输出信号，当控制信号A=‘1’时，muxval 的值加1，即muxval=muxva1+1当控制信号 B= ‘1’时muxval的值加2，即muxval-muxval+2。当输入值为‘i0’时，输出q的值为0，当输入的值为“i1’时，输出q的值为1，当输入值为‘i2’时，输出q的值为2，当输入值为‘i3’时，输出q的值为3。
' N$ T  Y+ O5 O8 C5 q
程序
% l7 y9 y2 r. P7 Y+ F
2 @5 J+ \' v# t- s  aUSE 正EE.STD LOGIC 1164.ALL;
& N7 b& i: o% d. A- |
. H! M8 a4 ~( W( ~. I- `ENTITY mus41
5 N7 p6 p! \6 W/ S" E* m3 ~3 j0 H
! a7 G" e5 h. D$ F4 yIS

7 L, x5 N) a# f3 ]1 q, ~' ?（i0ji1，i2，i3，a，b ：N STD_LOGIC;
8 _& H5 a! l, n3 w$ ~* a
9 |+ c! s" U& D; jPORT
$ J1 y( D# n6 m3 O$ _5 N
：OUT
  {$ L: \1 v% ^( V
4 v) H9 W! ~, c  _5 U3 i0 a! s. ?STD_LOGIC ）;
! x7 ~$ ~4 C! F
ENS mux4;

OF
; v2 C6 b' B$ H" t
9 S3 E- ^/ k% x+ q! zmux4 IS
3 l! Q$ u3 Q7 F% a( B  Y! q6 V
. t4 v# D$ ]+ B5 G& hARCH ITE CT URE b_mux4

2 a4 l0 R  a; |# x, J7 RBE G N

Process （i0，il，i2，i3，a，）
- ?' T' g/ N( G* G$ u1 m" Y1 q. s6 A
+ ^2 \0 B' Y. I' PVariable
0 y, [$ [3 z8 {( S8 j# @& S8 A
8 r. P* Q+ b( F# w. ~0;
, b! A3 E% e: V- W8 S
: k# N0 a8 v+ Y+ [' fdownto

4 i* k* V/ Q; m3 g0 e* g% Qmusval
' _# n; T/ d' r/ _. Z4 n6 o
# x; z( U/ c' \：integer rang
/ }$ t) h8 [, P2 i% |4 @
3 X( R$ D# t* i5 qBegin

9 t/ ^& `; e$ Km uxv al ：=0;
  L/ c( ^& k" j7 v+ G
if （a=‘l’）
7 O2 K- M& b- K# O4 X
musval:muxval+ l; end if;

( \( M' ?  x( [- N* [then
! B+ W: [8 l: Z7 V& ?9 k& }
; H" ^# ^2 N3 C3 h# K# @* Y+ rif （b=‘I’） then

4 Z% n# j( C+ Q. _! mmuxval ：muxwal + 2; end

/ C7 E/ j1 T- w# c4 tif;

is
. e$ o% a% T5 _* N1 \! b
muxval
! O' _; k" M; A2 O' [, e
9 s) J2 o1 f* q' j; o/ ^" {case
) D8 W8 l$ _( Z6 i. e
w hen 0= 》 q 《= i0;
& x! E. A; C# F
when l= 》 q 《= il;

7 Z2 Q1 q: l& _% y, ~1 `when2=》q《=2;
' h  e! _) h7 v* B: F5 `% ]
. p+ D& S: F$ }* `7 I0 swhen3=》q《=i3;

others= 》null;

# k5 ~& _" Q# `4 V! _1 IWhen
' X# [( s! ~6 a+ O& Q' {- M5 a
5 T) d: h" D/ t5 o2 x% I. T& _end
1 o  B* u. E- J! L1 C2 S& H
ca se;
& D* ~4 G, b. ^! b1 R" W! |
end process;

END b_mux4;

, p/ G) Q7 F, {4 g- Q运行结果
  G. S- C5 E# v4 A0 p4 A: L$ v7 O
' k' r. h) e- a: d) V5 m/ ~当输入信号“OO”时，输出信号z的值为‘i0’：
4 S$ x' A3 S6 ]7 J3 H$ h  L9 t
当输入信号“01”时，输出信号z的值为‘i1’：
* ]- f9 d+ V# v) T
当输入信号“10”时，输出信号z的值为‘i2’：
9 W: n. C  K" {1 y/ p! C( L, e
当输入信号“11”时，输出信号z的值为‘i3’;
( s; X* E$ j& a4 u7 G
2 P( ?4 |% m0 a4 S$ I  [波形仿真及描述

a的波形周期为20ns，b 的波形周期为15ns，c 的波形周期为20ns，d 的波形周期为15ns，s的波形周期为8ns，s的波形周期为16ns。
; r4 t7 J/ L; \* A; v6 K, V
/ c# \. S8 i* L. j: z输出

duck

解给定函数为一个3变量函数，由于4路选择器具有2个选择控制变量，所以用来实现3变量函数功能时，应该首先从函数的3个变量中任选2个作为选择控制变量，然后再确定选择器的数据输入。

wushy

数据选择器74153芯片含两个4路数据选择器，每个选择器接收4路数据输入，产生一个输出，两个4路数据选择器共用两个选择变量。

freedom1

有一个设计是以数字电子技术为基础，实现数据从四位数据中按照输入的信号选中一个数，来实现所期望的逻辑功能。