PCB设计之叠层结构改善案例

uperrua

问题点

    产品有8组网口与光口，测试时发现第八组光口与芯片间的信号调试不通，导致光口8调试不通，无法工作，其他7组光口通信正常。

- K" g, ]2 k; r3 }: N* n, ~5 Y1、问题点确认:
* |* G2 w$ e0 w/ a" f. g2 c
   根据客户端提供的信息，确认为L6层光口8与芯片8之间的两条差分阻抗线调试不通；
+ A6 I9 ^6 v! a4 K



  X' S6 u1 F/ z# f2、客户提供的叠构与设计要求


" Y4 k* F2 W" \: d! L
* F/ N' P. u7 ^3 k
" T  |* Z! A$ [- t; }5 Q! Z" ~改善措施

& [; R4 E. v% x9 N    影响阻抗信号因素分析：
+ v8 w7 d4 v( A; t* B) ^1 B
# D$ o$ X8 N: D+ X( p) W    线路图分析：客户L56层阻抗设计较为特殊，L6层阻抗参考L5/L7层，L5层阻抗参考L4/L6层，其中L5/L6层互为参考层，中间未做地层屏蔽，光口8与芯片8之间线路较长，L6层与L5层间存在较长的平行信号线（约30%长度）容易造成相互干扰，从而影响了阻抗的精准度，阻抗线的设计屏蔽层不完整，也造成阻抗的不连续性，其他7组部分也有相似问题，但相对较轻微。
    L56层存在特殊设计（均为信号层，存在差分阻抗平行设计、相邻阻抗层间未设计参考地层），客户端未充分考虑相邻层走线存在的干扰，导致调试不通问题。
' h( Q" q0 d  P

. U- Q2 f/ h1 U5 ~: o  W
: d$ Q4 @( c/ R" M8 j


( x/ L6 F7 O$ V; G& l. }
7 q# R9 I8 Z# r4 o( X+ v9 t
3 |; x9 ?2 i' d) y* h  l  j
! N  o( Y6 q' R& @+ J$ h. T0 _# ]    与客户沟通对叠层进行优化，将L45、L56、L67层结构进行了调整，介质层厚度分别由20.87mil、6mil、13mil 调整为5.12mil、22.44mil、5.12mil，将而L4、L7间的参考地层间的距离拉近，L56层互为参考且屏蔽不足的线路层距离拉远，减少干扰。
优化后的叠层结构：
6 i7 S; f4 d" p( [2 F- y: \9 k

" y  f# v" _1 C3 v% s5 G
+ v; i' Z7 Q  b. b' C, \
优化后的阻抗匹配：
  K+ ?4 F) v( E+ A/ A

! @4 L! D7 F0 O

" x2 H- Y) N' \  O改善效果
" v$ }" W0 H. u! Y% H
- I: O1 m3 e; _( H    通过调整叠层结构，拉大L56层相邻信号层之间的距离，串扰造成的系统故障问题得到解决。

" @5 F5 c" D  W; y" p5 y( V: \

youOK

PCB设计之叠层结构改善案例