找回密码
 注册
关于网站域名变更的通知
查看: 1438|回复: 3
打印 上一主题 下一主题

FPGA芯片连线处理

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-5-22 16:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我想问下像管脚比较多的FPGA(6、7百个管脚)芯片在连线时一般怎么处理呀?你们在画板子的时候是自己修改原理图还是直接交换管脚,抑或是靠增加层数来解决?/ ?) ?* ^; z7 M: v) R( U7 l
       我在画的时候觉得那么多管脚交换起来也不方便就直接按各层要走线的顺序按器件连接或功能排好然后逐个修改原理图,不断的修改不断的导入网表,请问你们有什么好的解决方法没有?
6 q* ~# A& y% h4 U6 i# W      再有就是由板子导出原理图的时候,我按照书上说的export->logic并指定路径和板子,怎么什么都没有呀?是不是要等所有的连线都连完后才可以导出呀?那如果交换管脚后再导入网表那之前的管脚又恢复到从前的样子了,请问这个怎么处理?

评分

参与人数 1贡献 +2 收起 理由
kxx27 + 2

查看全部评分

kxx27 该用户已被删除
2#
发表于 2008-5-22 17:01 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

3#
 楼主| 发表于 2008-5-22 17:47 | 只看该作者
我直接在原理图上改,改了之后导入网表,然后fanout,最后把不能打孔的像电源地pin接到临近的过孔上,你看行不行?2 w5 s; ?9 J* C  b: I# v
我在画板子的时候这样做好像没觉得有哪些地方不妥
kxx27 该用户已被删除
4#
发表于 2008-5-23 09:15 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-10 18:04 , Processed in 0.125000 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表