PCB设计十大黄金准则

srilri2

1． 控制走线长度

( `4 h' j: r  |" V- x; f+ ^控制走线长度,顾名思义,即短线规则,在进行PCB设计时应该控制布线长度尽量短,以免因走线过长引入不必要的干扰,特别是一些重要信号线,如时钟信号走线,务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况,应根据具体情况决定采用何种网络拓朴结构。

2． 尽量避免走线形成自环
1 D8 H6 h4 K2 M9 X# {# d3 n( u
PCB设计时,要注意信号线在不同层间形成走线自环路,尤其在多层板布线时,信号线在各层之间交叉走线,形成自环路的几率较大,自环路会造成辐射干扰。
8 Q  e' e- A4 X* ~' t- `+ S
7 w7 d6 {" I0 |! y( I0 t$ v3．地环路最小原则

地环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小。针对这一规则,在地平面分割时,要考虑到地平面与重要信号走线的分布,防止由于地平面开槽等带来的问题;在双层板设计中,在为电源留下足够空间的情况下,应该将留下的部分用参考地填充,且增加一些必要的过孔,将双面信号有效连接起来,对一些关键信号尽量采用地线隔离,对一些频率较高的设计,需特别考虑其地平面信号回路问题,建议采用多层板为宜。

: P9 y# z4 K# i/ c4．高速信号屏蔽设计
" ?  i( e. l/ m2 P; T! _
对应地线回路规则,实际上也是为了尽量减小信号的回路面积,多用于一些比较重要的信号,如时钟信号,同步信号;对一些特别重要,频率特别高的信号,应该考虑采用铜轴电缆屏蔽结构设计,即将所布的线上下左右用地线隔离,而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。
: V' m% U" X  X
* s% g$ r7 X. i# a. k# F5．避免“天线效应”

# h0 i: h) c$ j5 T7 @& k. i  i一般不允许出现一端浮空的布线,主要是为了避免产生“天线效应”,减少不必要的干扰辐射和接受,否则可能带来不可预知的结果。
  \/ u* t/ o! k& Z
6．倒角规则

; b+ W9 t9 k- y5 bPCB 设计中应避免产生锐角和直角,产生不必要的辐射,同时工艺性能也不好。所有线与线的夹角应≥135°。
: U$ P  Z5 M) V# _" ~+ L8 w
7．避免不同电源层重叠

% K8 l# I7 }4 O- c; e5 ?不同电源层在空间上要避免重叠,主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间隔地层。
5 p5 O- w7 _3 P+ V
8． 3W规则
& x0 \, f& Y0 Z4 t3 e7 @
为了减少线间窜扰,应保证线间距足够大,当线中心距不少于 3 倍线宽时,则可保持 70%的电场不互相干扰,称为 3W 规则。如要达到 98%的电场不互相干扰,可使用 10W 规则。
0 O! n! n" U( ^/ c
9． 20H规则
& ~6 [3 ~0 i! M4 ]
由于电源层与地层之间的电场是变化的,在板的边缘会向外辐射电磁干扰。称为边缘效应。可以将电源层内缩,使得电场只在接地层的范围内传导。以一个H(电源和地之间的介质厚度)为单位,若内缩 20H 则可以将 70%的电场限制在接地边沿内;内缩 100H 则可以将 98%的电场限制在内。

" Z9 O/ c4 l" Y10． 滤波电容配置规则(仅供参考)
5 M  F. v% g: ], f" C& L% v5 S% l$ w% g7 _
6 o$ [3 J* a* v4 a; N3 ^* y(1)高频滤波电容的配置
8 n" d4 r- C* r. J9 [        ① 小于 10 个输出的小规模集成电路,f≤50MHz时,至少配接一个100nf的滤波电容。f≥50MHz时,每个电源引脚配接一个100nf的滤波电容。
) |% ~- A- {4 G        ② 对于中大规模集成电路,每个电源引脚配接一个100nf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数,每 5个输出配接一个100nf 滤波电容。
9 M# Q8 N$ m% V9 {7 x8 B" j$ Z( Z* [, |        ③ 对无有源器件的区域,每 6平方厘米至少配接一个 100nf。
        ④ 对于超高频电路,每个电源引脚配接一个1nf 的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数,每5个输出配接一个1nf 滤波电容。
        ⑤ 专用电路可参照应用手册推荐的滤波电容配置。
8 |- ~9 }0 Z. q# z2 s        ⑥ 对于有多种电源存在的电路或区域,应对每种电源分别按 1、2 和 3 条配接滤波电容。
( Y; {) s! _% l+ {        ⑦ 高频滤波电容应尽可能靠近 IC 电路的电源引脚处。
        ⑧ 滤波电容焊盘至连接盘的连线应采用 0．3mm 的粗线连接,互连长度应≤1．27mm。

9 P$ c/ m+ t9 ]! E7 L' o      (2)低频滤波电容的配置
       ① 每 5 只高频滤波电容至少配接一只 10μf 低频的滤波电容;
( ?5 @1 H8 E8 W# ?7 Q* N( e* q        ② 每 5 只 10μf 至少配接两只 47μf 低频的滤波电容;
; G' F0 ]( J; `2 ^! F6 Z, y        ③ 每 100cm2范围内,至少配接 1 只 220μf或 470μf低频滤波电容;
        ④ 每个模块电源出口周围应至少配置 2 只 220μf 或 470μf 电容, 如空间允许,应适当增加电容的配置数量 ;
; v! V1 N  m7 h  T" S$ n0 n, Y        ⑤ 低频的滤波电容应围绕被滤波的电路均匀放置。

7 f3 R: q' q) T% f( `

Ｄ.H

高速信号屏蔽设计