|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要：随着信息技术的发展，设计越来越复杂，给ASIC 芯片的生产带来比较大的挑战，特别是芯片的管脚逐渐增加，降低了芯片的成品率。如何尽早地发现芯片生产过程中造成的缺陷已成为一个棘手的问题，需要一种好的测试方法来解决这个问题以缩短推向市场的时间。嵌入式存储器是SOC系统中集成密度最高的器件，而存储器又是对制造过程中存在的缺陷最敏感的器件之一，各种类型的嵌人式存储器在当前的SOC设计中被广泛应用，占用了SOC 系统大部分面积。为确保存储数据的可靠性，针对存储器做迅速而高效的测试是不可或缺的，因此如何对嵌入在SOC系统中的存储器进行完备的测试成为急需解决的课题。" c; U! M0 v+ |/ `" \! ]8 w2 |
随着集成电路工艺技术的发展，集成电路设计的规模越来越大，基于IP的sOC设计正在成为IC设计的主流，我们已经进入了在单个芯片上集成来自不同公司的各种版图或称核的时代。例如，现在一个定制VLSI芯片可能包括嵌入式RAM、微处理器、DSP处理器和多种模拟电路版图。各种P核的出现为SOC设计带来了很大的便利，嵌入式存储器核是最常用的P核之一，使用它可以增大数据带宽，同时减少硬件开销，对提高SOC的性能起着重要的作用。然而随着半导体工艺尺寸不断缩小，嵌入式存储器可能存在的故障类型越来越多，并且由于IO引脚的限制，测试时间和测试成本都急剧增长，这使得嵌入式RAM存储器可能成为VLSI芯片中最难于测试的数字电路类型，因为存储器测试需要给存储器提供大量的测试矢量激励并读出大量的单元信息。' N: l4 W8 E7 F7 ~
7 N, x8 c- w7 {' P0 j% b0 p
嵌入式SRAM的可测性设计研究.pdf
(2.06 MB, 下载次数: 2)
! b: Q4 Z+ s" Z+ p2 u5 L3 ]# F
2 S) X. v* M' }0 s. _9 ~/ i0 ?5 R, |; n" F( D3 C
, k4 l& i- Z9 S/ [: f& H8 P. s& W$ K1 A y2 M1 g+ d; v7 P) j5 A
, l. W9 r* |* P1 x+ y8 V% W
|
|
/1 
发表于 2021-1-18 09:45
收藏
淘帖
支持！
反对！