时钟信号测试有回沟怎么办？

weqewq · 发表于 2021-1-15 13:28

您需要登录才可以下载或查看，没有帐号？注册

x

时钟信号测试有回沟怎么办？

zmmdmn · 发表于 2021-1-15 14:07

信号回沟，即波形边缘的非单调性，是时钟的大忌，尤其是出现在信号的门限电平范围内时，由于容易导致误触发，更是凶险无比

zmmdmn · 发表于 2021-1-15 14:08

测试点的时钟回沟是真实存在的，但是芯片得到的时钟信号质量却没有问题，简而言之，单板的时钟信号没问题，可以放心使用。

Zjianeng · 发表于 2021-1-15 14:09

实际测试点与芯片DIE之间的走线（主要是指封装布线）上的反射，导致了该点的时钟信号回沟，在DIE上的理想测试点的波形则不存在这个问题。而客户提供FPGA相应的时钟信号Pin-delay数据与PIN-DIE之间的仿真延时基本吻合，也从侧面印证了封装布线的影响。对比其它四路时钟，情况也基本类似。

你可爱的老爷 · 发表于 2021-1-15 15:14

反射。。示波器采样速率太低？信号阻抗不匹配？还是信号走线太差有分支？测试出现问题就要从测试手法和电路设计上入手了！

第六天魔王 · 发表于 2021-2-4 10:36

学习学习

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 时钟信号测试有回沟怎么办？