|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 rongunac 于 2021-1-14 18:46 编辑
1 T, Y' M" x$ V" u. ~; e: l" `, w! A. u0 n2 Y; C* U: m
+ A ? |4 R) @* g$ N) I
insert_redundant_vias 把timing带坏，请教大神，这个如何处理？非常感谢！
3 y! w7 F7 n- h1 S- W/ h: o+ O9 s8 |1 e6 ~* m6 E0 n% P4 V
目前想到的解决办法，把effort降低为low。3 {6 o% m' ?3 \( \4 m' ~6 A
% B9 K7 p! s# D( a$ O& D, i }
定义热dundant via 的rule，没搞懂，它的lect上写的优先级VB>VG>V。VB和VG指的什么via呢？
1 _ W. b# `! u. {( ?. ~& N) U v
还有加上double via后ICC中和PT的结果有很大的一个误差，如何让他们的结果统一一下呢？ |
-
3.png
(35.86 KB, 下载次数: 1)
-
2.png
(52.55 KB, 下载次数: 1)
-
1.png
(151.47 KB, 下载次数: 1)
|
/1 
发表于 2021-1-14 18:41
收藏
淘帖
支持！
反对！