|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 rongunac 于 2021-1-14 18:46 编辑 6 W5 Z3 V' x8 O% y, m
! b$ {' |3 y+ f F% P/ L; X
# E; O1 h3 H+ t/ v& w insert_redundant_vias 把timing带坏，请教大神，这个如何处理？非常感谢！
3 J; x. z+ R4 ~- ~
4 Q8 J' N3 p( }8 `! U( e9 P目前想到的解决办法，把effort降低为low。* b' w4 }9 b( U
0 X8 c) X5 y# ~5 V" Y8 [
定义热dundant via 的rule，没搞懂，它的lect上写的优先级VB>VG>V。VB和VG指的什么via呢？
5 u# J; Q! x1 C+ H
, Y6 P$ K" b) I' {+ M还有加上double via后ICC中和PT的结果有很大的一个误差，如何让他们的结果统一一下呢？ |
-
3.png
(35.86 KB, 下载次数: 3)
-
2.png
(52.55 KB, 下载次数: 4)
-
1.png
(151.47 KB, 下载次数: 3)
|
/1 
发表于 2021-1-14 18:41
收藏
淘帖
支持！
反对！