|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 rongunac 于 2021-1-14 18:46 编辑 ) s9 b: a# Q `! q" E1 F& T
' U0 l! J; q9 B, G3 y6 ?7 Z* f( e1 y a" w
insert_redundant_vias 把timing带坏，请教大神，这个如何处理？非常感谢！
' A7 } w8 O2 q$ A; \' P3 s5 k" v8 ~$ u# Q3 j1 K3 X
目前想到的解决办法，把effort降低为low。8 s. P) u: e$ N
5 @- f6 u4 Z0 Y: _% ^8 G
定义热dundant via 的rule，没搞懂，它的lect上写的优先级VB>VG>V。VB和VG指的什么via呢？
" b" r, W$ O5 }: t. c' v' X4 L6 C3 T
还有加上double via后ICC中和PT的结果有很大的一个误差，如何让他们的结果统一一下呢？ |
-
3.png
(35.86 KB, 下载次数: 3)
-
2.png
(52.55 KB, 下载次数: 3)
-
1.png
(151.47 KB, 下载次数: 3)
|
/1 
发表于 2021-1-14 18:41
收藏
淘帖
支持！
反对！