TA的每日心情 | 奋斗
2020-9-8 15:12 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘 要： 为降低实现高阶矩阵 ＳＶＤ时的硬件复杂度和计算延时，本文改进了 ＣＯＲＤＩＣ迭代结构，设计了一种用 于 ＳＶＤ的低硬件复杂度、高速 ＣＯＲＤＩＣ计算单元．本文以 ２ｘ２矩阵为例，基于 ＸｉｌｉｎｘＶｉｒｔｅｘ６硬件平台设计并实现了使用 优化后 ＣＯＲＤＩＣ计算单元的 ＳＶＤ模块，在 １９ｂｉｔ位宽下吞吐率达 ２５．９Ｇｂｐｓ．对比 ＸｉｌｉｎｘＩＰｃｏｒｅ中同类模块，本文设计节 省 ２７．６％寄存器，２７．７％查找表，实时性提高 １４％．对高阶矩阵，本文给出资源消耗趋势曲线，可证明优化后 ＣＯＲＤＩＣ 计算单元能降低 １６阶矩阵 ＳＶＤ模块约 ４０％的硬件复杂度．
+ V9 v3 L: i; J5 g5 c# W& M$ e; [# y) |1 @! N8 {
关键词： 奇异值分解 （ＳＶＤ）；坐标旋转数字计算机 （ＣＯＲＤＩＣ）；向量旋转
: S$ L% x, R8 J" T2 U+ K C. F# e
* w0 f3 o' b; M/ d
( ~3 Z$ o& I/ }* F6 i
z% E1 P& O. B& J
8 [ B9 {! S9 t, D/ z7 C附件下载：
基于低硬件复杂度、高速CORDIC的SVD模块设计与实现.pdf
(422.74 KB, 下载次数: 0)
: z/ N! J3 \- B. A/ c+ |. R
. s' a- S. d4 D# i4 y, X5 s
! k: o% {: }1 L% l
|
|
/1 
发表于 2021-1-7 10:53
收藏
淘帖
支持！
反对！