pcie gen3硬件设计要点

pcbdesigner

PCIE GEN3每条Lane的速度为8Gbps，为不影响PCIE接口的性能，在硬件原理及PCB设计需要遵循它特有的设计规则，本文对这方面进行了总结：
# Y' F7 j+ r5 S; C# w1 W( A硬件连接--Lane上的电容要求
PCIE连接到外部连接器应用，在TX Lane上需要增加耦合电容，电容值要求在220nF(Gen3)， 100nf（Gen2），封装可选0402或0201，0201要优于0402；
$ W" G! R2 J2 C: O5 R# n
另外一种应用场景为处理器与外设在同一主板上（板载PCIE设备），Tx/Rx Lane上都要求增加耦合电容

详细介绍请查阅附件
( M! U& v* q& q( I# x& r7 `; o