pcie gen3硬件设计要点

pcbdesigner · 发表于 2020-12-21 16:42

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

PCIE GEN3每条Lane的速度为8Gbps，为不影响PCIE接口的性能，在硬件原理及PCB设计需要遵循它特有的设计规则，本文对这方面进行了总结：
硬件连接--Lane上的电容要求
PCIE连接到外部连接器应用，在TX Lane上需要增加耦合电容，电容值要求在220nF(Gen3)， 100nf（Gen2），封装可选0402或0201，0201要优于0402；

另外一种应用场景为处理器与外设在同一主板上（板载PCIE设备），Tx/Rx Lane上都要求增加耦合电容

详细介绍请查阅附件

embnn · 发表于 2020-12-21 17:57

此帖仅作者可见

lingyun1 · 发表于 2021-1-29 10:44

此帖仅作者可见

帐号		自动登录	找回密码
密码			注册

embnn embnn 当前离线积分 2033 该用户从未签到	2^# 发表于 2020-12-21 17:57 \| 只看该作者此帖仅作者可见
embnn embnn 当前离线积分 2033 该用户从未签到	下载资料威望不够？点击查看获取威望的N种方法>>
	举报

pcie gen3硬件设计要点

EDA365欢迎您登录！

推荐内容 /1