DDR仿真，眼图，sigrity

恰巧你在邻桌笑 · 发表于 2020-12-16 18:50

您需要登录才可以下载或查看，没有帐号？注册

x

为什么DDR控制器的眼图会比内存的眼图小呢？如何判定这个眼图是否符合标准，写的眼图和读的眼图有什么区别呢？有大神解释一下吗？感谢~

你可爱的老爷 · 发表于 2020-12-17 15:13

本帖最后由你可爱的老爷于 2020-12-17 15:16 编辑

恰巧你在邻桌笑发表于 2020-12-17 13:52
' M& ^3 Z: z% D3 e3 b嗯嗯，我想请教一下那眼图不好有什么优化方案呢

眼图不好，就是对应的信号质量不佳。单独测试各信号质量，针对出现的反射问题（波形尖峰，回沟等）进行适当的阻抗调配，尽可能优化信号质量，最终眼图就会得到改善。比如1图中紫色眼图明显优于粉色，可见紫色信号质量较好，2图粉色信号波形出现明显台阶，解决了这个台阶，眼图就会得到优化了。个人拙见，供参考。

1120359104 · 发表于 2022-9-6 17:14

a422877308 发表于 2022-8-10 17:36+ `8 A5 i5 e/ A4 N. j0 X9 O# T
通常来讲，控制器端的眼图（读）要比DRAM颗粒端的眼图（写）质量要好。这主要是PDN的影响，控制器端的PDN往 ...

控制器端的PDN差一些，眼图要好？

恰巧你在邻桌笑 · 发表于 2020-12-17 13:52

你可爱的老爷发表于 2020-12-16 20:09
' D8 ]6 Q, U) p% w7 T8 g% W速率不一像采样叠加的眼图大小就不一样，眼图看整正常睁开基本就没有问题

嗯嗯，我想请教一下那眼图不好有什么优化方案呢

Uifhjvv · 发表于 2020-12-16 18:51

帮你顶一下

你可爱的老爷 · 发表于 2020-12-16 19:50

顶你

你可爱的老爷 · 发表于 2020-12-16 20:09

速率不一像采样叠加的眼图大小就不一样，眼图看整正常睁开基本就没有问题

janeyulee · 发表于 2020-12-17 09:11

学习

briantseng · 发表于 2020-12-17 10:24

你控制器訊號有反射~ 這要看你是在哪個位置去分析的

恰巧你在邻桌笑 · 发表于 2020-12-17 13:51

哦哦，谢谢

diff · 发表于 2022-4-21 15:33

好好学习吧

a422877308 · 发表于 2022-8-10 17:36

通常来讲，控制器端的眼图（读）要比DRAM颗粒端的眼图（写）质量要好。这主要是PDN的影响，控制器端的PDN往往差一些。

1120359104 · 发表于 2022-9-5 10:58

DDR3L仿真时，波形有回勾，台阶，电压都超过2V了，是啥原因呀

longliuming · 发表于 2022-9-6 08:14

波形有回勾，台阶,需要调fly-by的终端上拉电阻阻值。一般阻值小时回勾，台阶偏上端，反之亦然。

七彩雨 · 发表于 2022-9-6 09:10

挺好的分享

1120359104 · 发表于 2022-9-6 15:55

DDR3仿真波形数据信号的，有过冲，咋搞，地址线更差

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] DDR仿真，眼图，sigrity