高速电路信号完整性分析

sugarbabysu

摘要：       随着现代电子技术的迅速发展，高速电路的应用范围也在日益扩大，系统时钟频率在迅速提高。由于上升时间的加快和电路集成度的不断增加，印制电路板的线迹互连和板层特性对系统电气性能的影呵越来越突出，引发了很多信号完整性问题。
% V7 c3 V" l3 e$ v
' A  f3 h; N4 z) e1 ^互连关系在低频电路设计中可视为集总参数，线迹互连和板层特性的影响可以不考虑。但是，高速电路中的互连线已经成为具有分布参数的传输线，印制电路板材料的介电常数也影响着电路系统的性能，从而出现反射、串扰、和同步开关噪声等信号完整性问题，造成了信号失真、时序混乱、数据错误以及系统误触发等严重的后果。信号完整性理论的逐步完善为解决这些问题提供了理论依据，而仿真软件的发展则给电路设计者提供了一把利刃。用基本理论作指导，仿真软件为工具，就可以在产品生产之前尽可能早地发现信号完整性问题隐患，最大限度地减少因为信号完整性问题而导致的产品设计失败的概率，使产品一次开发成功成为可能，大大缩短开发周期，降低开发成本。

/ b+ S" t( _  e/ P
关键词:信号完整性;反射;串扰;端接;仿真
# g2 z: N* `( c9 @( ^: s0 d
; u$ O4 R8 E; U4 M* T0 L
       信号完整性问题引起人们的注意，最早起源于一次奇怪的设计失败现象。当时，美国硅谷一家著名的影像探测系统制造商早在7年前就已经成功设计、制造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常运行，这是个20MHz的系统设计，似乎无须考虑高速设计方面的问题，更为让产品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号也与原始设计的要求一致，唯一的区别是IC制造技术的进步，新采购的电子元器件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。随着集系统都将成为高速系统并且会出现各种各样的信号完整性问题。在高速PCB系统设计方面信号完整性问题主要体现为:工作频率的提高和信号上升/下降时间的缩短，会使系统的时序余量减小甚至出现时序方面的问题﹔传输线效应导致信号在传输过程中的噪声容限、单调性甚至逻辑错误;信号间的串扰随着信号沿的时间和成电路(IC)开关速度的提高，信号的上升和下降时间迅速缩减，不管信号频率如何减少而加剧;以及当信号沿的时间接近0.5ns 及以下时，电源系统的稳定性下降和出现电磁干扰问题。

- j+ B, u- {0 M, e+ {4 Z

游客，如果您要查看本帖隐藏内容请回复

0 }7 \; m& U9 o. [; |
; q8 K1 }/ @( z* s
1 o( O) B8 Q4 j# ?: C% a2 F# h

fantasyqqq

信号完整性经常挂在嘴上