|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
电容阵列开关时序优化在A/D转换器中的应用
* M9 y, ^4 u d6 [- W摘要:欲提高逐次逼近式AD转换器的精度,常受到内部DAC(DigitaHto-Analog Converter)结构参数误差等因素的制约,同时AD转换器的低功耗问题亦受到关注.为减小电荷分布式DAC中电容离散引入的积累梯度误差，改善输出积分线性度(INL, int egralnonlin earitx),弓1入INLbounded算法对实际工艺条件下的DAC电容阵列的导通时序进行了优化 .遵过引入预增益级和Latch级，改进了内部比较器的结构,降低了静态功耗,提高了转换精度和工艺的可靠性.仍具结米表明,设计ADC的分辨率可达14 bit,其INL提高⒉倍以上,功耗8.25 mW .该设计可利用0 .6 um2P2M标准的CMOS工艺实现.
5 u5 P( i/ v1 @- _: W) c$ e# B: {关键词:积分非线性;开关时序;比较器;低功耗
5 p/ K* D% q: E+ t5 J2 t
+ T3 M! Q. Q- k- r; T" I( g
4 k% ?0 @/ ~" }, S2 l! y- F在现代集成电路设计中，ADC ( Analog-to-Digital Converter)的设计对整个系统的性能有重要影响，许多MPU 的设计方案如Microchip的PIC16C×××中采用了与ADC单片集成的方案．* H( _3 Q) f/ \5 p) X- t
) ?/ S- m) d/ j1 F) _9 b0 y) [+ {: i8 ~3 {$ w+ `
3 @2 D/ B T0 H: @! g/ i" X7 B0 A* D
y2 }2 O! V: n$ @7 Y |
|
/1 
发表于 2020-12-1 15:38
收藏
淘帖
支持！
反对！