|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
电容阵列开关时序优化在A/D转换器中的应用 2 T4 U* r4 F2 j k6 ?8 o9 z
摘要:欲提高逐次逼近式AD转换器的精度,常受到内部DAC(DigitaHto-Analog Converter)结构参数误差等因素的制约,同时AD转换器的低功耗问题亦受到关注.为减小电荷分布式DAC中电容离散引入的积累梯度误差，改善输出积分线性度(INL, int egralnonlin earitx),弓1入INLbounded算法对实际工艺条件下的DAC电容阵列的导通时序进行了优化 .遵过引入预增益级和Latch级，改进了内部比较器的结构,降低了静态功耗,提高了转换精度和工艺的可靠性.仍具结米表明,设计ADC的分辨率可达14 bit,其INL提高⒉倍以上,功耗8.25 mW .该设计可利用0 .6 um2P2M标准的CMOS工艺实现.
$ v; D* U0 e2 V/ U% u/ ]5 u1 T( C关键词:积分非线性;开关时序;比较器;低功耗5 P" r5 T$ P7 F2 X
a# m* L3 ~ Y! h& Z- [8 _. Z8 I2 A0 O9 B2 a
在现代集成电路设计中，ADC ( Analog-to-Digital Converter)的设计对整个系统的性能有重要影响，许多MPU 的设计方案如Microchip的PIC16C×××中采用了与ADC单片集成的方案．! Z; m3 ]4 E& O, c5 d3 q7 m
, R$ P8 R1 g/ h
! P0 A' K+ {7 Q, t3 t/ L1 U/ D/ M5 o3 \3 G2 Z
: S5 l7 S# ~ U8 z$ t/ r5 d g# w! g: E8 ^( ^% J. d
|
|
/1 
发表于 2020-12-1 15:38
收藏
淘帖
支持！
反对！