找回密码
 注册
关于网站域名变更的通知
查看: 5455|回复: 1
打印 上一主题 下一主题

CPLD警告求解!!!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-2-17 13:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Warning (10631): VHDL Process Statement warning at my_latch.vhd(37): inferring latch(es) for signal or variable "out_0", which holds its previous value in one or more paths through the process;
. e, q, g/ H0 l- `& r5 lWarning: Found combinational loop of 1 nodes
. e$ U: F; k% w9 \        Warning: Node "my_latch:inst14|out_3~16";& _7 v5 J2 ]: R; ^, g7 ]
这两个警告如何消除啊??
, F! l* E1 A. i, w4 m2 t: d: M
* N6 ^7 o2 b( J: U3 A. J6 d, iWarning (10631): VHDL Process Statement warning at my_latch.vhd(37): inferring latch(es) for signal or variable "out_0", which holds its previous value in one or more paths through the process;
& O- u& K  Q( _4 q( m% N7 V这个警告的话,是因为编写VHDL语言时,用了不完整的IF语句,产生了锁存器,为什么很多资料中提到在VHDL语言中尽量避免使用不完整的IF语句,也就是说尽量不要使用锁存器??但在实际使用中确实需要实现输出锁存,该如何解决啊?谢谢啊!!!

该用户从未签到

2#
发表于 2011-3-8 09:26 | 只看该作者
语句不完整,如果是if加else  如果是case加default
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-19 17:28 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表