【Sigrity】SystemSI仿真中DDR

MarsonJ

麻烦问下大佬们Controller的DDR Training在SystemSI仿真中怎么设置？目前没设置DDR Training的眼图每bit都还OK，但是Byte就相位差距比较大：

MarsonJ

是这里手动输入延时么？

) ?+ n" V2 v/ H- R/ y: Z% {* ^0 u
: V9 C0 k% ?: o  ?  S

hyxs714154

MarsonJ 发表于 2020-11-20 16:34
/ A6 y7 h" O" ^是这里手动输入延时么？

软件没那么智能

MarsonJ

hyxs714154 发表于 2020-11-20 16:49
7 o; E  J* m( l; l: _软件没那么智能

大佬，那需要如何设置？是SystemSI里改还是IBIS里有可以改的设置？
8 A- @; |% I) z

allen_comm

Cadence Sigrity 仿真很厉害

MarsonJ

大佬们，我这1Byte的DDR数据，每个bit眼图都ok，但是delay对齐有问题，板上等长已经极限没空间拉了，想问下systemSI里有地方可以添加CPU允许的timing范围么？
& M% R/ m6 H5 [$ v& O/ @
是不是在这个触发偏移Stimulus Offset中手动填写？
1 G2 x* C( A# J8 _  ^7 c9 u
3 d- Z4 N$ p* k* [1 _我看每组选项中还有个idea，选中后每bit都会显示on-the-fly，这个on-the-fly怎么理解？是会自动对齐么？

davidyan

围观