【Sigrity】SystemSI仿真中DDR

MarsonJ

麻烦问下大佬们Controller的DDR Training在SystemSI仿真中怎么设置？目前没设置DDR Training的眼图每bit都还OK，但是Byte就相位差距比较大：
8 \' m& R9 ]' t, W; ~9 c
7 w2 \% h* T2 C" `  E" m4 Z7 ?

MarsonJ

是这里手动输入延时么？
( U0 X5 t( ?4 H- U" w/ @
' G& G  N6 K; g) v* Y

hyxs714154

MarsonJ 发表于 2020-11-20 16:34
是这里手动输入延时么？

软件没那么智能

MarsonJ

hyxs714154 发表于 2020-11-20 16:49
( d2 x. q* Y. U9 o' e软件没那么智能

大佬，那需要如何设置？是SystemSI里改还是IBIS里有可以改的设置？
, o) _1 G: y/ t$ {; `

allen_comm

Cadence Sigrity 仿真很厉害

MarsonJ

大佬们，我这1Byte的DDR数据，每个bit眼图都ok，但是delay对齐有问题，板上等长已经极限没空间拉了，想问下systemSI里有地方可以添加CPU允许的timing范围么？
0 R2 l' i7 p1 {- v- H* k3 c9 ~
是不是在这个触发偏移Stimulus Offset中手动填写？

2 \  Q8 S! K3 W4 x$ K- U我看每组选项中还有个idea，选中后每bit都会显示on-the-fly，这个on-the-fly怎么理解？是会自动对齐么？

- ~; W; `& }! V7 l0 f
2 H& _4 l) c/ L6 P

davidyan

围观