|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
DDS/PLL组合跳频频率合成器 $ P' G, Z" s1 [; P7 c- q# H1 [8 c
摘要为了弥补数字式频率合成(DDS)和集成锁相环(PPL)各自的不足,研制并设计了以AD7008为核心的 DDS芯片及集成锁相环芯片MC145152构成的频率合成器。该频率合成器的输出频率范围:900～1 000 MHz;频率步进:12.2 kHz;杂散≤一60 dB/s ;转换时间≤l ms。; x, G5 p) _5 G& _3 M
关键词DDS; PLL;跳频( z* l( O8 ^1 @% P% [5 w. f- J
; Q {7 S% q; _# K& W; E5 QDDS是近几年发展起来的一种新的频率合成方法,它具有极快的频率转换速度,较高的频率分辨率以及频率转换时相位的连续性1·2]。这些特点使其得到飞速发展和应用。但是DDS频率合成器具有杂散大和输出带宽受限的缺点。而锁相环(PLL)是一窄带滤波器,它具有输出相位噪声低及较宽的输出带宽。但锁相环频率转换速度慢,频率分辨率低,将DDS和锁相环结合的频率合成方法可以弥补各自的不足。作者设计和研制了一种 DDS激励的锁相频率源。
1 @$ B5 G% E& |$ |
H; P+ I& G6 A: {- M1方案选择6 K9 k f$ i% E" D
; \5 c @) C) N" d( ?0 Q ?6 i8 H/ T
, S# ~! ?* u" X d2 ]- r. W9 f
3 J- V2 a5 l1 S2 L2 D- H |
|
/1 
发表于 2020-11-9 11:30
收藏
淘帖
支持！
反对！