xilinx FPGA 容易出现，DDR4初始化不过

hhawwl

最近，做了一批板子，xilinx FPGA 085系列，做了2组DDR4,64位，2组DDR4，32位，每次焊接回来，容易出现DDR4初始化不过，概率差不多10%。重新焊接后，大部分可以修复。现在改版，需要注意哪些方面？
# U7 X/ d4 H& r1 t4 c& {

hhawwl

aarom 发表于 2020-11-9 12:28
重新焊接后??
, f: y4 f5 _9 ~! m0 z2 q8 j) L; p. P1.FPGA 085 ??
5 K3 \; l# ^$ u2.DDR4 ??

8 N4 {: ~# i0 f) m9 a谢谢！1.0间距的BGA，0.5的盘！问题集中在FPGA的一个角上。64位DDR4，其中的第一组数据就在这个角落。

深圳～万工

hhawwl 发表于 2020-11-9 14:20
谢谢！1.0间距的BGA，0.5的盘！问题集中在FPGA的一个角上。64位DDR4，其中的第一组数据就在这个角落。

集中在一个角的话大概率是板子的翘曲问题了。可以尝试从下面几个角度改善下：
, `/ C* Z! D1 n, a# }5 X* X  ~1 PCB叠层对称设计。
! ^% J8 w- e1 E7 D9 P+ F2 PCB的走线、铺铜在FPGA附近要均匀一致防止回流焊时翘曲。
3 加厚PCB厚度，也能减少翘曲。
4 找老板申请换个牛逼点的PCB厂。
4 m  G( P- K9 y. c0 X: y$ ~9 ?
1 S, T  l' k7 I( ]) k: u
5 \. Q( p: T' Q2 A: q1 [

startostar

不一定是焊接问题

tangwenbo2020

会不会是走线的问题？DDR4的速度跑到多少？

zhoub

应该是生产问题

t123456

谢谢参考一下

Occupy，

应该还是工艺问题

douxiaoyang

根本原因肯定不是焊接问题，看看走线
9 I7 @& f# G5 N$ p7 G吧