xilinx FPGA 容易出现，DDR4初始化不过

hhawwl · 发表于 2020-11-9 11:17

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近，做了一批板子，xilinx FPGA 085系列，做了2组DDR4,64位，2组DDR4，32位，每次焊接回来，容易出现DDR4初始化不过，概率差不多10%。重新焊接后，大部分可以修复。现在改版，需要注意哪些方面？

aarom · 发表于 2020-11-9 12:28

提示: 作者被禁止或删除内容自动屏蔽

hhawwl · 发表于 2020-11-9 14:20

aarom 发表于 2020-11-9 12:28. T( R5 @: Z% Y9 t2 L) |
重新焊接后??
+ e% F2 w* u) d+ ]' K% V, Y/ d% T# W1.FPGA 085 ??
+ B4 Z- n! K) x3 D2 m2 U7 H! A. ?2.DDR4 ??

谢谢！1.0间距的BGA，0.5的盘！问题集中在FPGA的一个角上。64位DDR4，其中的第一组数据就在这个角落。

深圳～万工 · 发表于 2020-11-9 15:10

hhawwl 发表于 2020-11-9 14:20
% H. k. M/ I0 `" e6 q8 l" f谢谢！1.0间距的BGA，0.5的盘！问题集中在FPGA的一个角上。64位DDR4，其中的第一组数据就在这个角落。

集中在一个角的话大概率是板子的翘曲问题了。可以尝试从下面几个角度改善下：
1 PCB叠层对称设计。
2 PCB的走线、铺铜在FPGA附近要均匀一致防止回流焊时翘曲。
3 加厚PCB厚度，也能减少翘曲。
4 找老板申请换个牛逼点的PCB厂。

aarom · 发表于 2020-11-10 12:37

提示: 作者被禁止或删除内容自动屏蔽

startostar · 发表于 2020-11-11 08:57

不一定是焊接问题

tangwenbo2020 · 发表于 2020-11-11 09:14

会不会是走线的问题？DDR4的速度跑到多少？

zhoub · 发表于 2020-11-15 09:57

应该是生产问题

t123456 · 发表于 2020-11-15 15:54

谢谢参考一下

Occupy， · 发表于 2020-11-15 22:02

应该还是工艺问题

douxiaoyang · 发表于 2020-11-29 21:21

根本原因肯定不是焊接问题，看看走线
吧

帐号		自动登录	找回密码
密码			注册

xilinx FPGA 容易出现，DDR4初始化不过

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1